在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14474|回复: 43

写testbench用什么工具?

[复制链接]
发表于 2006-10-22 16:08:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
写testbench有没有什么现成的工具?真郁闷啊!!
发表于 2006-10-25 10:18:20 | 显示全部楼层
拿本书照着例子抄抄,自己再改改...
发表于 2006-10-25 13:41:19 | 显示全部楼层
SystemVerilog is a good tool!
发表于 2006-10-25 14:43:36 | 显示全部楼层
你用的什么工具啊 ?
ise有现成的图形界面的啊!
好像quartus也有的啊 !
发表于 2006-10-29 10:56:54 | 显示全部楼层
notepad就可以了
发表于 2006-10-29 13:51:38 | 显示全部楼层
工具是指什么?
发表于 2006-10-29 15:45:37 | 显示全部楼层
SystemVerilog是语言,支持它的EDA toolls有哪些?
发表于 2006-10-29 20:15:10 | 显示全部楼层
可以执行你代码的工具就行,比如modelsim vcs等等
发表于 2006-10-31 15:56:01 | 显示全部楼层
编辑用edit就好了,验证modsim
发表于 2006-11-3 11:26:26 | 显示全部楼层
文本就可以。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 09:05 , Processed in 0.111886 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表