写testbench用什么工具？

petercjl3

ultraedit 不是很好用吗

timezone

编辑用Ultraedit，仿真用vcs之类的咯。

sw8356

用quartus，xilinx的软件都可以的。呵呵

davidlee_cosmo

Synopticad is a good tool EDA for testbench build up.
PSL is also a good language to write an assertion based verification suite for your design.

frankrick

文本编辑器就可以输入testbench，验证可以用Questa，支持SV

lucky9318

答复26楼 “想问一下synopsys的DC支不支持systemverilog?”
首先 DC是综合工具， 新版本的DC支持systemverilog中的子集，也就是可综合的那部分语法，基本上和verilog2001一样。
第二 testbench是用来做模拟仿真验证的，因此我们关心的是哪些模拟器支持systemverilog。现在三大厂商cadence，synopsys，mentor的新版本模拟器ius58，vcs，questa等都支持systemverilog。

captain1983

就是，不是特别的严格的，就像上面说的那样就好了。

tspen

写文本就可以,个人认为最好的文本工具是UltraEdit.

黄杰平

不用写verilog test code

verifyboy

好像挺难的！