在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2155|回复: 2

[求助] Quartus II调用Synplify进行综合时出错,求救!

[复制链接]
发表于 2012-4-26 10:03:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
公司最近新买了块Altera的FPGA进行IC验证,我想用Quartus II调用Synplify进行综合,Synplify的路径都已经设置好了,但是调用时老是报错,说什么NativeLink错误,真是郁闷了,还是ISE用的比较爽,求熟悉Quartus II的高手指点!
发表于 2012-4-26 10:18:19 | 显示全部楼层
其实这个问题我也遇见了,link设置好了就是调用不成功,貌似在综合文件选项中找不到“HDL”的选项。
 楼主| 发表于 2012-4-26 11:27:43 | 显示全部楼层
是啊,QuartusII与第三方软件的结合太不流畅了!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:40 , Processed in 0.024331 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表