设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › cpld能传输时钟吗，该怎么弄啊？

发新帖

查看: 1993|回复: 1

[求助] cpld能传输时钟吗，该怎么弄啊？

发表于 2011-3-18 14:25:08 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在有一个功能要求50MHz的时钟信号从cpld的一个IO输入，另一个IO输出，中间不做控制，cpld只起到直连的作用，现在直接简单的把两个IO连起来，时钟信号无法输出，请问正确的做法是怎么样的，需要外接高频晶振采样然后再输出吗，刚研究cpld，请帮帮忙吧，谢谢了！

相关帖子

回复

发表于 2011-3-18 16:38:40 | 显示全部楼层

用晶振同时给两个芯片提供时钟不行吗？
即使从CPLD内穿过也是可以的，是你自己哪里没搞对吧

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-29 21:30 , Processed in 0.020792 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表