设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 用cadence仿真verilog_AMS，如何debug呀。

1 2 3 45 / 5 页

发新帖

楼主: yeyuren

[求助] 用cadence仿真verilog_AMS，如何debug呀。

发表于 2016-8-26 16:39:11 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2016-8-28 17:07:41 | 显示全部楼层

我可以说话吗

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2016-9-3 12:48:07 | 显示全部楼层

多谢分享~~

回复支持反对

发表于 2016-9-3 19:40:01 | 显示全部楼层

回复 1# yeyuren

大牛，感谢！！

回复支持反对

发表于 2017-4-21 15:15:02 | 显示全部楼层

11111111

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-4-29 21:13:21 | 显示全部楼层

学习学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2019-8-12 19:36:58 | 显示全部楼层

Thx for ur sharing this material

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-8-19 12:01:55 | 显示全部楼层

good ths!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-8-24 05:47:19 | 显示全部楼层

Thanks for sharing.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-4-16 09:39:57 | 显示全部楼层

谢谢

回复支持反对

1 2 3 45 / 5 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-15 00:25 , Processed in 0.021322 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表