用cadence仿真verilog_AMS，如何debug呀。

yeyuren · 发表于 2011-2-18 21:34:13

您需要登录才可以下载或查看，没有账号？注册

x

刚开始学习verilog_AMS，照教程搭了一个简单的数模混合电路。编译的时候没有问题，但是一仿真就报错，但好像cadence仿真报错也不会说原因。忙了好几天，还是不会用。
恳请大牛指导啊！
顺便上传我使用的教程，很详细。

weixiaojian · 发表于 2011-2-19 13:34:37

111111111111111

qiulinfeng · 发表于 2011-2-19 21:30:03

目前还没接触过

tony8261 · 发表于 2011-2-22 22:33:46

帮顶~~~~~~~

manu2110 · 发表于 2011-3-4 05:23:01

thanks

adeux2000 · 发表于 2011-3-4 11:21:10

xiexie

shikaicool · 发表于 2011-12-13 10:56:20

看看再说啊

question23 · 发表于 2011-12-13 11:19:52

回复 1# yeyuren

还是需要有log才能知道问题

wildgoat · 发表于 2011-12-13 16:10:46

报什么样的错？
最好给出具体信息

lfighter · 发表于 2012-2-6 17:17:10

谁知道怎么仿真啊。。。求指导啊

[求助] 用cadence仿真verilog_AMS，如何debug呀。