设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 用cadence仿真verilog_AMS，如何debug呀。
123456下一页
返回列表 发新帖
楼主: yeyuren

[求助] 用cadence仿真verilog_AMS，如何debug呀。

[复制链接]
arshad
发表于 2014-7-23 10:24:26 | 显示全部楼层
gooooooooooooofd
回复 支持 反对

使用道具 举报

gubo1
发表于 2014-7-29 20:12:23 | 显示全部楼层
顶一个
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-9-4 22:39:13 | 显示全部楼层
谢谢分享，东西很不错。
回复 支持 反对

使用道具 举报

发表于 2014-9-14 10:42:30 | 显示全部楼层
也在学混合仿真
回复 支持 反对

使用道具 举报

hixuebao
发表于 2014-9-14 13:37:56 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-9-16 11:51:38 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

Error
发表于 2014-9-16 13:30:25 | 显示全部楼层
AMS cadence有好几种编译器
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2014-10-14 21:50:51 | 显示全部楼层
好东西  瞧一瞧
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2014-10-28 08:30:39 | 显示全部楼层
新手学习，多谢楼主！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-1-29 13:14:56 | 显示全部楼层
Thanks for sharing~~~~
回复 支持 反对

使用道具 举报

下一页 »
123456下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 06:46 , Processed in 0.017934 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表