在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5796|回复: 9

[求助] 外部晶振直接做系统时钟有没有什么问题

[复制链接]
发表于 2010-12-1 15:09:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1:外部晶振是产生方波还是正弦波?
2:系统内部的pll时钟是方波还是正弦波?
3:要是异步fifo,一个时钟是外部晶振25M,另外一个是内部pll的时钟100M。这样会导致丢数据的现象吗?
谢谢大家
发表于 2010-12-1 19:09:37 | 显示全部楼层
这个问题,问得好啊。

还望路过的大侠指点一二。
发表于 2010-12-1 19:45:54 | 显示全部楼层
1:晶振产生的是方波
2:PLL产生的时钟也是方波

数字芯片中只有方波做时钟,怎么会有其他的呢。
3:异步FIFO的设计本来就是要避免数据丢失的情况,设计成熟的异步FIFO,只要100M端口的pop速率和25M端口的push速率均衡,不会出现数据丢失的。
 楼主| 发表于 2010-12-2 14:23:33 | 显示全部楼层
回复 3# acgoal


也就是说这两个时钟都可以做工作时钟
但如果这个异步fifo在两个pll产生的时钟没有丢数据的情况
但是晶振输入时钟,另外一个pll的时候,会随机的丢失少量数据,会是什么原因?
这两个时钟的稳定性差别大吗
发表于 2010-12-11 15:03:55 | 显示全部楼层
外部晶振是既有方波也有正弦波,看用的晶振型号
发表于 2010-12-13 11:03:56 | 显示全部楼层
路过  围观
发表于 2010-12-13 12:52:43 | 显示全部楼层
1:外部晶振是产生方波还是正弦波?
外部低频还能出方波,高频就介于方波和正弦波之间了。一般进入FPGA后要用BUFG才能去驱动寄存器。

2:系统内部的pll时钟是方波还是正弦波?
内部出来的很接近方波。但是如果你输出到output脚,用示波器看的话又是:介于方波和正弦波之间了。这个原因不复杂三。板子和IO上寄生RC比较的。

3:要是异步fifo,一个时钟是外部晶振25M,另外一个是内部pll的时钟100M。这样会导致丢数据的现象吗?
做好了就不丢。但是一定不能假设内部PLL 100M正好是外部25M的四倍。除非你的100M是用外部25M作为源时钟,经过PLL生成的。
谢谢大家
发表于 2011-9-23 22:08:28 | 显示全部楼层
低频正弦波时钟输入芯片,会产生什么后果?
发表于 2011-9-27 09:29:04 | 显示全部楼层
P,N管同时导通,功耗极大!
发表于 2011-10-10 17:30:13 | 显示全部楼层
拿示波器看看再下定论
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:44 , Processed in 0.020257 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表