请问一下这段代码什么意思?谢谢！

1920 · 发表于 2010-4-30 08:08:53

您需要登录才可以下载或查看，没有账号？注册

x

always @(posedge clk) done <= #1 (dcnt==4'hb) & !ld;

wyang2009 · 发表于 2010-4-30 10:58:55

判定dcnt是否等于hb，然后与ld非相与，最后延时1 ns 送给信号done；
以上操作在时钟上升沿发生

yl5495 · 发表于 2010-4-30 12:12:38

类似于mux和与门的逻辑接到触发器的D端

1920 · 发表于 2010-4-30 14:21:22

2# wyang2009 这是一般的Verilog标准？本人刚从学校出来，有点不大了解现在的标准……

henrybai · 发表于 2010-4-30 14:23:24

很好不错，

qq847941010 · 发表于 2010-4-30 21:18:22

位运算

[求助] 请问一下这段代码什么意思?谢谢！