设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UART串口—verilog VHDL

1 2 345 6 7 8 / 8 页下一页

发新帖

楼主: forecyk

[资料] UART串口—verilog VHDL

发表于 2011-2-18 16:17:14 | 显示全部楼层

很好，谢谢

回复支持反对

发表于 2011-2-26 11:18:45 | 显示全部楼层

如果用一个包打出来，估计下的人更多，也更方便啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-3 21:34:00 | 显示全部楼层

thanks

回复支持反对

发表于 2011-3-22 10:23:32 | 显示全部楼层

UART_VHDL.PDF是英文版的

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-3-22 10:26:27 | 显示全部楼层

打包就好了

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-3-30 10:47:22 | 显示全部楼层

thanks for share

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-5 20:04:53 | 显示全部楼层

支持吧

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-4-5 20:10:56 | 显示全部楼层

感谢分享，要是能整合成一个包就好了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-4-26 23:27:19 | 显示全部楼层

会挣更多分

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-5-7 11:20:30 | 显示全部楼层

好东西！

回复支持反对

1 2 345 6 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 02:49 , Processed in 0.021206 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表