设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UART串口—verilog VHDL
12345678下一页
返回列表 发新帖
楼主: forecyk

[资料] UART串口—verilog VHDL

[复制链接]
发表于 2013-5-8 18:04:11 | 显示全部楼层
kankan
回复 支持 反对

使用道具 举报

发表于 2013-8-6 13:40:04 | 显示全部楼层
注释不太全啊~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ciper80
发表于 2013-8-6 15:35:23 | 显示全部楼层
学习学习！！！
回复 支持 反对

使用道具 举报

发表于 2014-3-10 13:49:04 | 显示全部楼层
谢谢谢谢
回复 支持 反对

使用道具 举报

发表于 2014-10-15 10:52:33 | 显示全部楼层
谢谢分享,学习学习
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-12-3 22:40:31 | 显示全部楼层
不错，谢谢了，好资料，呵呵
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-12-11 10:37:35 | 显示全部楼层
好东西，谢谢楼主了~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-12-26 13:05:53 | 显示全部楼层
thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

RFsintek
发表于 2016-7-16 22:54:07 | 显示全部楼层
好东西，正学习
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

RFsintek
发表于 2016-7-16 22:55:19 | 显示全部楼层
学习了
回复 支持 反对

使用道具 举报

下一页 »
12345678下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 01:36 , Processed in 0.015559 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表