设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UART串口—verilog VHDL

1 2 3 4 567 8 / 8 页下一页

返回列表发新帖

楼主: forecyk

[资料] UART串口—verilog VHDL

发表于 2013-5-8 18:04:11 | 显示全部楼层

kankan

回复支持反对

使用道具举报

发表于 2013-8-6 13:40:04 | 显示全部楼层

注释不太全啊~~~~

回复支持反对

使用道具举报

发表于 2013-8-6 15:35:23 | 显示全部楼层

学习学习！！！

回复支持反对

使用道具举报

发表于 2014-3-10 13:49:04 | 显示全部楼层

谢谢谢谢

回复支持反对

使用道具举报

发表于 2014-10-15 10:52:33 | 显示全部楼层

谢谢分享,学习学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-12-3 22:40:31 | 显示全部楼层

不错，谢谢了，好资料，呵呵

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2015-12-11 10:37:35 | 显示全部楼层

好东西，谢谢楼主了~~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2015-12-26 13:05:53 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-7-16 22:54:07 | 显示全部楼层

好东西，正学习

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-7-16 22:55:19 | 显示全部楼层

学习了

回复支持反对

使用道具举报

1 2 3 4 567 8 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-5 12:24 , Processed in 0.019425 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表