设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UART串口—verilog VHDL

1 2 3 456 7 8 / 8 页下一页

发新帖

楼主: forecyk

[资料] UART串口—verilog VHDL

发表于 2011-5-22 13:41:39 | 显示全部楼层

正需要这个，嘿嘿！

回复支持反对

发表于 2011-5-24 22:39:00 | 显示全部楼层

好好好

回复支持反对

发表于 2011-5-25 13:44:56 | 显示全部楼层

非常感谢你的分享！

回复支持反对

发表于 2012-4-19 22:07:56 | 显示全部楼层

回复 1# forecyk

好啊就差这个

回复支持反对

发表于 2012-4-20 08:24:24 | 显示全部楼层

谢了！！！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-4-20 09:59:07 | 显示全部楼层

兄弟，打个包，兄弟们方便下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-5-15 14:15:18 | 显示全部楼层

串口的资料很全的啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-5-16 18:20:16 | 显示全部楼层

ddddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-8-29 15:05:33 | 显示全部楼层

good
uart
examples
thank you

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-25 12:43:36 | 显示全部楼层

顶顶顶顶顶顶

回复支持反对

1 2 3 456 7 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 02:46 , Processed in 0.021909 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表