设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UART串口—verilog VHDL

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: forecyk

[资料] UART串口—verilog VHDL

发表于 2016-9-30 10:28:25 | 显示全部楼层

内容很好都实用

回复支持反对

使用道具举报

发表于 2016-10-15 09:17:51 | 显示全部楼层

好。好好

回复支持反对

使用道具举报

发表于 2016-10-15 09:39:12 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2016-11-14 23:31:31 | 显示全部楼层

下来看看

回复支持反对

使用道具举报

发表于 2016-11-30 19:13:18 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-4-26 14:37:22 | 显示全部楼层

下来，看看，谢谢

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-7-23 15:47:44 | 显示全部楼层

谢谢楼主

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-7-24 08:57:48 | 显示全部楼层

感谢楼主分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2017-8-8 01:23:24 | 显示全部楼层

good share

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2017-10-30 13:45:27 | 显示全部楼层

good！！！！！！！！！！！

回复支持反对

使用道具举报

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-26 02:05 , Processed in 0.020888 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表