求助代码问题

duanwuyu

always @(posedge clk or negedge rst)
if(~rst)
wp <= {aw+1{1'b0}};
求助上面这排代码含义！！！！

atuhappy

wp[aw:0] <= 0;

duanwuyu

多谢，能再解释一下吗？我不敢肯定
assign wp_next  = wp + {{aw{1'b0}},1'b1};

风再起

再认真学习一下verilog的运算符
{n{a}}表示复制，等价于{a,a,……,a},n个a
{aw+1{1'b0}}其实是语法错误的，应该写成{(aw+1){1'b0}}
这里aw肯定是parameter参数，良好的代码风格，这样的参数应该全部大写
{{aw{1'b0}},1'b1}语法正确，如果写成{aw{1'b0},1'b1}则是错误的
{{aw{1'b0}},1'b1}表示aw个0和1个1组合起来，例如，
如果    parameter  aw ＝ 3；
则      {{aw{1'b0}},1'b1}＝4'b0001;
{{aw{1'b0}},1'b1}这种写法是常见的技巧，因为aw'b0、aw'b1这种写法是错误的。

duanwuyu

惭愧啊！
因为我看的代码重视小写，所以没有想到！
继续学习！