在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lygg093

基于verilog 的同步FIFO设计

[复制链接]
发表于 2011-2-20 00:28:56 | 显示全部楼层
kan ka n...............
发表于 2011-4-26 16:45:20 | 显示全部楼层
thanks!
发表于 2011-4-26 18:34:36 | 显示全部楼层
借鉴一下,
发表于 2011-5-21 10:24:58 | 显示全部楼层
正需要这个代码,感谢啊~~~
发表于 2011-6-1 17:44:29 | 显示全部楼层
thanks
发表于 2011-6-7 10:29:08 | 显示全部楼层
简洁易用,真的挺好的,谢谢楼主~
发表于 2011-6-23 20:05:25 | 显示全部楼层
谢谢分享哈
发表于 2011-7-11 23:32:19 | 显示全部楼层
我要下载!!!!!!!!!!!!!!!!!!!!!!!
发表于 2011-7-19 22:31:07 | 显示全部楼层
XIEXIE,不错
发表于 2011-7-19 22:35:59 | 显示全部楼层
这代码,时钟沿和电平变量一起放在铭感列表里边???这也能综合???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 07:52 , Processed in 0.027535 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表