设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于verilog 的同步FIFO设计

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

发新帖

楼主: lygg093

基于verilog 的同步FIFO设计

发表于 2010-11-2 12:50:39 | 显示全部楼层

thanks

回复支持反对

发表于 2010-11-2 12:55:47 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-2 15:26:29 | 显示全部楼层

谢谢哦。下载下来看看，哈哈

回复支持反对

发表于 2010-11-2 16:51:30 | 显示全部楼层

thank you～～

回复支持反对

发表于 2010-11-3 07:04:32 | 显示全部楼层

eetop: sharing knowledge.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-3 08:31:33 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

西奈湖里的鱼

发表于 2010-11-3 10:08:33 | 显示全部楼层

好东西啊，多谢楼主分享哇~~

EETOP创芯人才网简历投递入口

回复支持反对

michaelzhang561

发表于 2010-11-3 10:14:49 | 显示全部楼层

thanks for your sharing!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-3 18:05:04 | 显示全部楼层

收下了估计能用上的~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-3 20:23:56 | 显示全部楼层

好东西啊，谢谢分享！

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 07:40 , Processed in 0.021733 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表