在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lygg093

基于verilog 的同步FIFO设计

[复制链接]
发表于 2010-7-28 22:35:26 | 显示全部楼层
下下来看看,谢啦
发表于 2010-7-28 23:19:33 | 显示全部楼层
xiexie  thanks a lot
发表于 2010-8-26 10:53:39 | 显示全部楼层
谢谢分享!!
发表于 2010-8-30 10:52:01 | 显示全部楼层
谢谢lz 学习一下
发表于 2010-9-1 10:51:11 | 显示全部楼层
采用计数器来对读写数据个数计数,并产空满标记的设计有问题,当读写地址异常跳转时,会导致fifo功能不正确
发表于 2010-9-1 11:13:06 | 显示全部楼层
谢谢,收藏了!!!
发表于 2010-9-9 19:25:48 | 显示全部楼层
顶一个!!!
发表于 2010-9-10 08:47:36 | 显示全部楼层
kankan
发表于 2010-9-10 10:36:11 | 显示全部楼层
3q very much
发表于 2010-10-8 16:50:57 | 显示全部楼层
大哥,好帖子
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 05:30 , Processed in 0.031463 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表