在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kedacai

基于verilog的FIR数字滤波器设计

[复制链接]
发表于 2014-2-8 13:35:21 | 显示全部楼层
好文,先学习一下。
发表于 2014-4-17 23:31:15 | 显示全部楼层
很不错的一个文章。。。。开始以为又是很水的的东西。。。现在发现还行哈
发表于 2014-4-18 10:26:00 | 显示全部楼层
不错的资料
发表于 2014-4-21 10:38:25 | 显示全部楼层
楼主你好:小弟在做一个关于“基于FPGA的数字滤波器的设计”的毕业设计,眼看毕业在即,可是还没有做出来,不知楼主有没有一些好的资料或是源代码,在此小弟谢谢楼主你了,小弟邮箱:yuxiaoyong-2@163.com
发表于 2014-4-22 10:13:00 | 显示全部楼层
多谢楼主,收了~
发表于 2014-5-16 14:53:33 | 显示全部楼层
谢谢分享!!!!
发表于 2014-6-9 10:29:31 | 显示全部楼层
好,多谢楼主分享~~
发表于 2014-6-9 13:18:35 | 显示全部楼层
来学习,想做个PLL
发表于 2014-6-9 14:09:49 | 显示全部楼层
感觉很厉害!
发表于 2014-8-12 09:38:09 | 显示全部楼层
好,。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 15:52 , Processed in 0.021232 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表