在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kedacai

基于verilog的FIR数字滤波器设计

[复制链接]
发表于 2016-1-19 16:00:51 | 显示全部楼层
等待好资料!!!!!!!!!
发表于 2016-3-20 16:20:36 | 显示全部楼层
看看看
发表于 2016-3-24 13:20:46 | 显示全部楼层
谢谢楼主分享
发表于 2016-3-31 14:22:44 | 显示全部楼层
thanks very much
发表于 2016-5-18 00:16:54 | 显示全部楼层
只是一般的介绍性文章,没有具体的设计
发表于 2016-9-30 21:47:28 | 显示全部楼层
谢谢分享
发表于 2016-10-29 11:06:50 | 显示全部楼层
感谢分享
发表于 2016-10-29 23:05:56 | 显示全部楼层
特别的好,谢谢
发表于 2016-10-30 09:33:00 | 显示全部楼层
不错,不错
发表于 2016-10-31 16:52:05 | 显示全部楼层
正在看插值滤波器设计
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 02:56 , Processed in 0.029373 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表