在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kedacai

基于verilog的FIR数字滤波器设计

[复制链接]
发表于 2012-6-20 13:15:52 | 显示全部楼层
如果知道低通的零极点,如何设计出数字滤波器?
发表于 2012-6-29 15:51:06 | 显示全部楼层
应该不错,谢谢!!
发表于 2012-11-21 23:39:01 | 显示全部楼层
好。正需要呢
发表于 2012-11-22 09:00:48 | 显示全部楼层
过来学习下~~~
发表于 2013-7-3 10:43:46 | 显示全部楼层
感谢分享,下来看看
发表于 2013-10-29 10:00:14 | 显示全部楼层
不错,学习一下
发表于 2014-1-2 09:31:05 | 显示全部楼层
正要学习
发表于 2014-1-3 11:23:52 | 显示全部楼层
学习学习。。。。
发表于 2014-1-10 15:28:07 | 显示全部楼层
有没有《基于verilog的FIR数字滤波器的设计》的更多的相关资料,毕业在即,谢谢
发表于 2014-1-25 18:04:57 | 显示全部楼层
回复 1# kedacai


   3Q,3Q,3Q
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-17 22:28 , Processed in 0.086214 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表