在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: kedacai

基于verilog的FIR数字滤波器设计

[复制链接]
发表于 2017-10-30 21:26:10 | 显示全部楼层
thanks a lot
发表于 2017-12-17 14:52:39 | 显示全部楼层
学习下
发表于 2017-12-18 11:43:58 | 显示全部楼层
回复 1# kedacai


    thanks
发表于 2018-4-19 10:31:18 | 显示全部楼层
感谢楼主分享!下来看看
发表于 2018-4-22 21:52:21 | 显示全部楼层
回复 1# kedacai

学习,谢谢!
发表于 2018-5-9 10:07:01 | 显示全部楼层
你好,谢谢
发表于 2018-12-18 00:07:09 | 显示全部楼层
谢谢分享
发表于 2019-1-2 07:41:26 | 显示全部楼层
不错 谢谢
发表于 2019-1-9 02:39:15 | 显示全部楼层
非常感謝~~~~
发表于 2019-1-9 13:09:11 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 15:26 , Processed in 0.021728 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表