在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 22412|回复: 100

基于verilog的FIR数字滤波器设计

[复制链接]
发表于 2008-11-28 09:09:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家看看

基于VerilogHDL的FIR数字滤波器设计与仿真.pdf

90.68 KB, 下载次数: 1117 , 下载积分: 资产 -2 信元, 下载支出 2 信元

大家看看

发表于 2008-12-19 14:31:37 | 显示全部楼层
thanks a lot
发表于 2008-12-26 00:15:00 | 显示全部楼层
不错 谢谢
发表于 2008-12-30 14:02:46 | 显示全部楼层
good!!!
发表于 2009-5-8 07:41:40 | 显示全部楼层
thanks very much
发表于 2009-5-31 18:38:07 | 显示全部楼层

基于FPGA的数字滤波器的设计

楼主你好:小弟在做一个关于“基于FPGA的数字滤波器的设计”的毕业设计,眼看毕业在即,可是还没有做出来,不知楼主有没有一些好的资料或是源代码,在此小弟谢谢楼主你了,小弟邮箱:yuxiaoyong-2@163.com
发表于 2009-6-4 00:35:44 | 显示全部楼层
谢谢了 正需要
发表于 2009-6-30 17:25:46 | 显示全部楼层

haio

xiexie
发表于 2009-7-1 14:56:30 | 显示全部楼层
study
发表于 2009-7-1 22:46:24 | 显示全部楼层
想了解ADC中用的filter是怎么回事,下来看看学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:32 , Processed in 0.676291 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表