数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 30091|排名: 13

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 2 3 4 5 678 9 10 11 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] DFT ATPG流程中为什么要对EDT逻辑设置add_nofaults？	IC菜鸟无敌 2021-12-21	21843	IC菜鸟无敌 2021-12-23 17:58
[讨论] AHBtoAXI	Liang_Xiaoqian 2021-11-26	11927	loglong 2021-12-6 23:49
[讨论] 异步复位信号有效和同步释放的时间问题	wenfangsibao 2021-10-14	31823	CmosLgh 2021-12-3 09:45
[讨论] 请问Xilinx是否推荐基于Slice内部的专用Multiplexers（F7MUX, F8MUX, F9MUX）实现宽输入的逻辑表达...	innovation 2021-9-17	22151	innovation 2021-11-26 20:06
[讨论] ubuntu16.04安装synopsys求助	荆雪伊人 2017-3-5	42505	jjee 2021-11-4 14:51
[讨论] Modelsim前仿真波形与NC-verilog/Active-HDL不一致？ ...2	xiaocat85 2012-3-23	137805	炎焱 2021-11-3 22:17
[讨论] 基于AXI4总线接口的MIG（挂DDR3）讨论 ...2 3 4 5	Y.R.Wan 2015-3-29	4830489	takeshineshiro 2021-10-28 21:07
[讨论] 关于安装Synopsys DC和TetraMAX版本问题	andy3478 2012-12-24	43612	lionleo888 2021-10-14 12:10
[讨论] 100Mbps的RS485总线？	innovation 2021-9-22	21895	innovation 2021-10-13 12:58
[讨论] begin end中的执行顺序（verilog）	Cazoky 2021-10-9	11750	smarthb 2021-10-9 14:42
[讨论] 问题求助	jiachuankang 2021-8-28	72219	smarthb 2021-9-28 10:50
[讨论] 集成电路读研，硬件安全方向值不值得去？	蔡茂园 2021-9-17	62185	rickandmorty 2021-9-27 16:51
[讨论] 如何用dds 产生频率可调的方波 ...2	hua2011sz 2012-6-25	1913534	shiyinjita 2021-9-24 15:32
[讨论] ICV floating psub error	rdemirci 2021-9-22	01155	rdemirci 2021-9-22 16:14
[讨论] 抛砖引玉，同步器（一） ...2 3	immonster 2011-9-6	2616835	durbin 2021-9-22 11:10
[讨论] 比DesignWare DW01_add 更快的加法器？	没蚊子 2021-9-18	01642	没蚊子 2021-9-18 13:57
[讨论] TDC设计 ...2	xylion 2016-4-7	188280	cceenn 2021-9-15 09:59
[讨论] vcs后仿真中如何避免X值？	河源皮 2017-11-28	76404	ClancyLee 2021-9-11 14:09
[讨论] 异步复位同步释放 ...2	mysoul 2017-12-18	126643	innovation 2021-9-6 01:35
[讨论] ads1278开发	yirixian 2014-8-11	92646	nini816 2021-9-3 13:16
[讨论] DFT扫描链中端口scan_en可以复用么？？	雨打溪风 2011-1-27	75594	皮蛋不Q 2021-8-26 13:26
[讨论] 跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？ ...2 3 4 5	sharpwinner 2012-10-25	4629718	durbin 2021-8-22 15:56
[讨论] vivado 综合引导语句	fengbohan1 2021-8-5	31583	fengbohan1 2021-8-20 16:03
[讨论] 系统高速与低速工作时，时钟无毛刺切换	liulanger666 2021-8-13	92532	innovation 2021-8-15 18:19
[讨论] verilog源码有什么软件可以扰乱信号名吗？	pptmaker 2021-7-30	21854	pptmaker 2021-8-14 15:54
[讨论] 一直都在做ARM CPU核其他IP的系统集成，会不会废掉 ...2	mysoul 2021-8-3	103822	myl 2021-8-12 17:58
[讨论] 国产FPGA应用份额如何？	chunk998 2021-2-5	41825	fire_tree_us 2021-8-11 09:23
[讨论] ATPG流程时覆盖率太低是由MBIST导致，怎么解决	IC菜鸟无敌 2021-7-30	11583	greatao 2021-8-6 17:17
[讨论] 1 ...2	jacky_mx 2020-4-9	177298	cuiyu1981 2021-8-2 16:10
[讨论] 跨时钟域数据缓冲传输计算相关问题	Franz_L 2021-7-30	31837	y23angchen 2021-8-2 09:59
[讨论] TI ads1278项目开发	nini816 2021-7-27	01229	nini816 2021-7-27 11:10
[讨论] 【yosys】开源eda综合软件yosys，是不是不需要时序约束文件	spiral 2021-7-18	11814	spiral 2021-7-24 09:48
[讨论] 关于总线低功耗及异常保护	IC.Michael 2020-8-25	42453	y23angchen 2021-7-21 11:52
[讨论] 求教 ddr 基本概念	lltmx1019 2012-10-25	52562	jasongeng 2021-7-20 10:34
[讨论] ICG enable signal 是怎样设计的？	wenfangsibao 2021-7-1	11374	fiser 2021-7-14 18:42

1 ... 2 3 4 5 678 9 10 11 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 8 |主题: 30091|排名: 13

快速发帖

站长推荐 /2