数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30106|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 3 4 567 8 9 10 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 串并转换写成移位寄存器还是寻址寄存器比较好？ ...2	cqugjw 2013-6-28	116459	fengbohan1 2022-7-21 15:03
[讨论] 对clock设置set_clock_transition与时序分析	wangxuede220 2011-6-14	617782	背对背拥抱 2022-7-18 14:30
[讨论] GPIO是如何实现修改驱动电流的	suanxiucai 2022-3-26	31352	MicroEpzc 2022-7-5 16:19
[讨论] DC综合后出现的designware模块	junxliu 2022-7-4	11311	matrx 2022-7-4 18:05
[讨论] FPGA项目版本管理工具	weimeng4359 2016-8-1	34430	DerekXN 2022-6-25 07:32
[讨论] 废贴，请求版主删除。 - [阅读权限 10]- [悬赏 20 信元资产]	luoyanghero 2022-5-30	0190	luoyanghero 2022-6-5 07:09
[讨论] MIPS OCP to AHB桥接，带有verilog ...2 3 4	soelife 2012-7-26	3212155	vsop 2022-5-29 09:52
[讨论] 一级D触发器实现跨时钟域同步	tanjunjiang 2022-5-23	21630	tanjunjiang 2022-5-27 10:09
[讨论] retention register疑问	xiuxing056 2020-9-22	82614	Roysunal 2022-5-26 14:56
[讨论] verilog例化的时候使用M1 U_M1(.*)；这是自动匹配吗？	qizhrj 2022-5-25	11451	qizhrj 2022-5-25 18:48
[讨论] SD Host Controller v2.0中的“SDCD#”信号来源	Topiler 2022-5-17	61586	ayamitek 2022-5-19 09:13
[讨论] 关于Xilinx DDR IP的一些疑问	yuanqidefeng 2022-5-10	61605	wangque1020 2022-5-17 10:51
[讨论] 从硬件角度：学习计算机组成原理，那本中文教材最好？ ...2	harrytop11 2013-6-14	138319	tvman2015 2022-5-13 16:32
[讨论] ic/fpga 低级问题	liteng1123 2022-3-29	21544	liteng1123 2022-5-9 22:48
[讨论] 为什么数字设计大家都用 DC＋VCS，而不用NC＋RTL COMPILER／GENUS ？	nulll 2016-9-23	93255	andyme 2022-4-30 21:27
[讨论] 常用的verilog综合工具	singoryoung 2014-8-12	44566	AlexS 2022-4-30 11:31
[讨论] 数字iC设计中不同阶段的review主要关注什么	zjiankui 2021-9-22	11692	dodoee 2022-4-28 15:41
[讨论] 关于输出数据时，希望时钟沿可选的结构方案 [	桅杆 2022-4-19	11275	zqdc 2022-4-21 22:58
[讨论] verilog风格之always块写法的battle	秋刀鱼91 2022-4-8	81716	chenjn 2022-4-21 16:06
[讨论] Xilinx displayport_v9_0_syn_rfs.v 文件明显的Bug	goswami 2020-8-20	83255	quenii 2022-4-19 15:22
[讨论] axi stream接口信号的产生	glace12123 2015-3-18	22033	jsls0701 2022-4-9 19:56
[讨论] debussy使用问题	zl138764 2022-4-7	01246	zl138764 2022-4-7 23:17
[讨论] 数字后仿的意义 ...2	nemovon 2016-9-5	136577	gerry1812 2022-4-3 14:35
[讨论] 这个信号需要做跨时钟域处理吗	王之凡 2022-3-21	31221	王之凡 2022-3-21 19:27
[讨论] VIVADO现在怎么样 ...2	anhongliang 2016-9-1	114911	ahmad.reda2019 2022-3-1 20:52
[讨论] 这个算法verilog怎么实现	谁枫而飘 2017-8-15	42103	ladybug6 2022-2-23 08:42
[讨论] 对电子工程师比较有帮助的一些网站	爱吃豆豆 2022-2-10	31446	爱吃豆豆 2022-2-11 19:52
[讨论] Computer Principes and Design in Verilog HDL [A very good book]	dogor1 2018-3-28	22065	ricvadim 2022-2-7 11:27
[讨论] DFT流程中使用TK/LBIST的混合流程出现x-bounding失败的情况，如何解决？	IC菜鸟无敌 2021-6-4	43085	jatxl3 2022-2-6 10:42
[讨论] 请教一些FPGA专业知识的问题	overing1314 2021-12-28	51145	jy040208 2022-1-29 23:14
[讨论] NAND FLASH纠错	huyongwei01 2015-10-23	63390	vasya 2022-1-27 19:58
[讨论] 关于以太网MAC的设计	battyson 2016-7-11	42997	cfly_chang 2022-1-27 15:46
[讨论] WFQ调度算法	zhanglin814725 2022-1-26	01302	zhanglin814725 2022-1-26 14:24
[讨论] JESD204B ...2	EE826405848 2018-4-19	124527	黑桃ACE 2022-1-23 13:42
[讨论] 求助：谁有Atmel串行I2C EEPROM的AT24C系列Verilog 模型啊？或者下载地址 ...2	丰满的芒果 2014-11-18	196531	luosuhua2008 2022-1-21 16:32

1 2 3 4 567 8 9 10 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30106|排名: 8

快速发帖

站长推荐 /2