数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 30166|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 8 9 10 111213 14 15 16 ... 57 / 57 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 关于RTL的问题	hhc789 2012-4-19	83997	yinchyang 2012-5-3 22:31
[讨论] function能综合么？	shxr 2012-6-15	82770	orlye 2012-6-17 21:50
[讨论] 建立时间和保持时间	hhc789 2012-6-18	85082	shxr 2012-6-21 13:36
[讨论] 问题关闭	lxtx603 2012-7-26	85894	lxtx603 2012-8-7 13:02
[讨论] 安装IUS902出现这样的错误，望解决，谢谢！	soelife 2012-8-15	85490	zphcd 2013-6-20 13:06
[讨论] 一般来说，芯片里的ram有木有初始值的？	shxr 2012-8-17	82452	yucaoxilin 2012-8-20 09:20
[讨论] 是不是得需要懂得硬件编程啊	icyevilion 2012-8-19	83774	Andy126 2019-1-4 15:05
[讨论] 针对老牛一样慢的仿真，如何把多核的优点发挥出来（讨论）	小丫 2012-8-30	83401	chipless 2015-5-4 09:24
[讨论] FPGA 由低到高的发展历程	murphy522 2012-9-5	82150	梦想口袋 2012-9-28 17:58
[讨论] 锁存的问题	hhc789 2012-9-25	810587	atsky0328 2012-10-1 13:22
[讨论] XILINX ISE 可支持 NIOS II 吗?	keyway 2012-10-19	84479	keyway 2012-10-23 03:02
[讨论] FPGA就业方向讨论-希望有个人见解的畅所欲言	blueandy 2012-10-22	84638	edwardk 2018-11-27 18:38
[讨论] XC6VLX240T-2FFG1156C功耗如何评估	wangjun 2012-10-28	83427	dicky 2014-2-7 00:41
[讨论] 有没有好的算法使用FPGA计算除法。	djc001 2012-11-12	82904	Holtek12 2014-7-12 17:36
[讨论] DC综合时BLACK BOX的pin脚约束!!!!	harejavahill 2012-11-28	86523	月落小青青 2021-5-31 09:29
[讨论] 请大家一起来分析一下这个Verilog轮转优先级仲裁器的代码	WEJackia 2013-4-6	812009	vsop 2020-3-7 10:59
[讨论] 有偿寻觅熟悉VIVADO流程的高手	ieangel 2013-4-18	83205	chen.terry 2014-5-21 15:43
[讨论] 消抖问题	bao0756 2013-7-22	82425	xjwedh 2013-7-24 21:46
[讨论] Cyclone4时钟树的疑问？	wgang0224 2013-8-16	84419	walterzeng 2013-8-18 21:56
[讨论] 时序约束求教	Numb 2013-8-19	83172	Numb 2013-8-19 20:41
[讨论] 如何让ISE根据约束自动添加iodelay来满足时序关系	挂在天边的鱼 2013-10-11	84741	谁枫而飘 2016-9-23 20:30
[讨论] h264解码fpga实现的价值	eebinqiu 2013-10-21	84980	richardxingxing 2013-10-25 09:43
[讨论] 相同代码和编译环境，多次编译生成的二进制文件一模一样吗？	zhuhuren 2013-12-17	85417	Holtek12 2014-7-12 17:14
[讨论] Altera FPGA DDR3 PHY问题	心海的一滴泪 2014-1-28	86831	xlteam2 2014-8-12 01:59
[讨论] 感觉有时候仿真也不可靠	菜鸟要飞 2014-4-24	81850	taku2006 2014-4-28 11:13
[讨论] 0in CDC	huanguestc002 2014-5-6	86675	chinaqu 2021-4-1 10:03
[讨论] 一起来聊聊时序约束对FPGA设计的重要性	fanny_haiyun 2014-8-25	82429	fanny_haiyun 2014-8-28 17:45
[讨论] Verilog 时钟双沿触发，有什么缺点	浩然若枫 2014-8-27	86142	tjuspring 2015-10-13 15:02
[讨论] Verilog的模块功率怎么求？大神们戳进来。。	fkl523 2014-10-15	82118	orlye 2014-10-16 21:06
[讨论] 关于xilinx的selectio和serdes的区别	lujigua 2014-11-4	87701	soullcy 2018-12-27 11:03
[讨论] 数字IC设计与专业知识、算法	ahczqmz 2015-1-12	82834	glace12123 2015-1-16 00:42
[讨论] 这段代码会综合出latch吗总感觉怪怪的	kakashang 2015-1-13	82443	kakashang 2015-1-13 15:13
[讨论] （新手求教i）我写了一个六数码管的电子时钟，希望大家给点评点评	qinlu123 2015-6-2	81824	qinlu123 2015-6-4 10:26
[讨论] 毛刺的产生问题	谁枫而飘 2015-6-19	82273	老阮 2015-6-23 21:16
[讨论] 大家用Xilinx FPGA时一般用什么复位方式？	naijgnay 2015-9-14	83921	haitaox 2015-9-17 12:05

1 ... 8 9 10 111213 14 15 16 ... 57 / 57 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 13 |主题: 30166|排名: 8

快速发帖

浏览过的版块

站长推荐 /2