数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30091|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 4 5 6 7 8910 11 12 13 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 关于Verilog并行运行的问题 ...2	小钱 2012-12-2	104270	小钱 2012-12-5 22:37
[讨论] Tabula 公司和 Achronix 的 fpga 有何特別之處?? ...2	andy2000a 2013-2-19	107361	chinafpga 2014-7-21 14:17
[讨论] 一个有意思的FPGA的CDC工具 ...2	splendid_life 2013-3-13	107234	splendid_life 2017-4-28 17:47
[讨论] 大家有没有遇到过FPGA跑不稳定的问题？ ...2	psd0208 2013-4-12	105875	zhang2000 2013-4-17 20:15
[讨论] 异步FIFO问题 ...2	89274616 2013-5-14	103270	39123811 2013-5-29 17:15
[讨论] 关于CRC的一些问题 ...2	gateway91 2013-12-8	102987	gateway91 2013-12-10 22:00
[讨论] 利用块RAM实现数据延迟的一些问题 ...2	gateway91 2013-12-15	106871	murphy522 2015-7-24 11:23
[讨论] 何时使用状态机？ ...2	bu2zhouzhu 2014-4-16	103266	520810 2014-6-29 22:59
[讨论] 【求助】questasim无法使用verdi3的动态库生成fsdb文件 ...2	牛虻 2014-6-5	105602	yangdabao0529 2018-5-14 12:45
[讨论] 参数化模块设计中如何判读参数值？ ...2	macrohard 2015-1-12	103219	macrohard 2015-1-16 10:23
[讨论] 异步FIFO采用格雷码 ...2	谁枫而飘 2015-6-25	104168	谁枫而飘 2015-10-17 17:31
[讨论] PCIE参考时钟与数据恢复时钟的关系 ...2	lianyou102 2015-11-18	1015150	yishuibihan 2022-10-19 19:11
[讨论] FIR滤波器的系数精度选择问题 ...2	bkhzw6 2016-6-16	107104	西南山谷 2018-2-1 10:28
[讨论] 请教大侠 Altera的 chaining DMA速率问题 ...2	nothing92 2016-8-17	105835	ting849560395 2018-1-23 14:14
[讨论] LFSR一个时钟周期想跳转32个状态，怎样的实现方式既节约资源，速度又快？ ...2	半人小马 2016-9-25	105704	田宗艳 2020-12-25 11:22
[讨论] 单比特的变量尽量用按位运算还是逻辑运算？ ...2	daneast 2017-3-6	104135	daneast 2017-3-13 10:29
[讨论] 请教一下，如果想成为合格FPGA算法工程师应该注意哪些方面？ ...2	zaocannai 2017-4-2	103475	YYFFLLMMNN 2017-6-21 08:35
[讨论] 悲剧! MicroSemi/Actel的Golden License收费了 ...2	lab216 2017-5-17	105744	Johnny_Cheng 2020-10-11 14:02
[讨论] 关于FPGA寄存器初始化的有感而发 ...2	林间醉梦 2017-9-11	105583	dqwuf2008 2021-5-22 19:17
[讨论] 关于时钟切换的问题 ...2	xiaocui0725 2019-1-28	104680	杰克淡定 2021-7-13 11:55
[讨论] 一直都在做ARM CPU核其他IP的系统集成，会不会废掉 ...2	mysoul 2021-8-3	103825	myl 2021-8-12 17:58
[讨论] 28nm工艺下，芯片面积多12mm2，成本增加多少？ ...2	helimpopo 2023-12-1	10824	fur_sky 2023-12-7 21:09
[讨论] 做矿机芯片的好跳槽么？？ ...2	scutlee 2024-3-17	10660	scutlee 2024-4-11 13:58
[讨论] DDR 的ECC能纠正单bit错误，那么多bit错误呢 ...2	scutlee 2024-3-23	10469	scutlee 2024-4-19 15:57
[讨论] BCH的误检码概率	floatnebula 2010-3-18	92487	zdh313 2010-7-27 17:31
[讨论] 如何用Modelsim观察源代码中的中间寄存器信号	tdyizhen1314 2010-6-10	98285	elecmin 2011-6-28 11:09
[讨论] 哪种状态机比较好？	cuizehan 2010-9-1	93420	dianyubaobei 2010-9-7 17:49
[讨论] 怎样统计输入端‘1’的个数	mihayilov 2010-9-29	93689	nan123chang 2010-9-30 13:35
[讨论] 应届毕业生向各位大神请教，准备从事版图设计工作	highbury14 2010-11-12	92644	highbury14 2010-11-15 16:52
[讨论] 【NVIDIA面试问题请教】	freedeluge 2010-11-21	94470	小小舟 2012-9-18 22:59
[讨论] 对两个关联信号进行复位时产生的问题	zhinvxing 2011-3-26	95683	hahalucky 2011-3-28 20:07
[讨论] 时序分析通过了，后仿真不过！	asyou 2011-4-2	93630	wythelin 2017-5-12 12:53
[讨论] 关于DC综合，和大家讨论一下	wangxuede220 2011-6-9	94510	wangxuede220 2011-6-11 11:20
[讨论] 有谁知道Altera的IP怎么卖的啊？	asyou 2011-6-30	92741	a0000444 2011-7-12 12:27
[讨论] 双向端口verilog 这样写会游什么问题？	jonathanhys5 2011-7-7	92969	luxyth 2011-7-12 00:29

1 ... 4 5 6 7 8910 11 12 13 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 30091|排名: 11

快速发帖

站长推荐 /2