数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30093|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 6 7 8 91011 12 13 14 ... 56 / 56 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] vcs和Debussy	huanguestc002 2011-10-4	95110	never_lazy 2011-10-6 20:03
[讨论] modelsim进行后仿真时的timescale的问题	shxr 2011-12-21	93476	douqingl 2012-3-6 13:33
[讨论] 大家工程中所用的FIFO是自己编写的，还是使用特定厂商的IP核？	乐烁橙 2012-3-5	92325	jokeshe 2012-3-21 01:33
[讨论] 多相滤波器能插值吗	daojianxiaohyf 2012-3-14	94010	南宫恨 2016-7-18 09:38
[讨论] FPGA设计中如何在可移植性和高性能间权衡？	lucien_1986 2012-4-6	93957	goalyoung 2012-4-24 15:02
[讨论] 加法器，乘法器到底有什么用？	momodewo1212 2012-4-11	94848	yushuiyang1986 2012-12-12 23:49
[讨论] 搭建仿真环境用什么版本的linux最好？	assassin_cn 2012-5-29	93714	assassin_cn 2012-5-30 17:46
[讨论] 位宽不匹配问题	dp_memc 2012-8-20	95949	xaaa001 2012-9-9 01:29
[讨论] 求教，毕业一年，是去大公司好些还是小公司好些呢，纠结啊	windflood 2012-9-4	93040	哇哈 2013-6-23 20:36
[讨论] 个人对sta的问题和理解，恳请前辈们更正和补充	cyberly 2012-10-27	92369	503295064 2014-12-16 00:43
[讨论] SDRAM是否必须刷新？	eslab 2012-10-28	93592	eslab 2012-11-16 11:51
[讨论] 讨论下这两种写法的优劣	yp19890718 2012-11-13	92244	星火小莓 2012-11-14 12:33
[讨论] Quartus 在programer里下载与在SignalTap里面下载	小钱 2013-1-4	94412	轩爸 2014-4-7 20:43
[讨论] 《嵌入式软硬件协同设计实战指南：基于Xilinx ZYNQ》读后感	gaochy1126 2013-3-14	95208	nuaacym 2014-6-8 13:38
[讨论] verilog代码实现不同位宽数据转换	子夜风尘 2013-4-19	910990	wh1105 2014-4-4 16:26
[讨论] 单bit周期异步采样问题讨论，频率关系1：2？	xiaojia102003 2013-9-3	94221	windflood 2013-9-5 15:05
[讨论] 问问大家否怎么使用time designer的？感觉用timegen很方便	cgssuccess 2013-9-21	911195	Topiler 2022-7-21 19:39
[讨论] DC中这种时钟设计应该如何进行约束	SKILLER 2013-12-10	94399	liu675 2020-7-11 15:40
[讨论] FPGA内部双口RAM仿真问题	lkk0226 2013-12-15	94043	edwardk 2018-12-19 14:19
[讨论] Verilog直接用除号“/”的讨论	fkl523 2014-3-1	914421	wgej1987 2014-3-3 11:01
[讨论] FPGA如何做形式验证 - [悬赏 300 信元资产]	chencsw 2014-3-17	93496	imperman 2014-4-22 16:22
[讨论] 请教MAC 和PHY 之间建立连接的流程	hhc789 2014-7-1	95041	zsy5460 2015-4-7 16:35
[讨论] ads1278开发	yirixian 2014-8-11	92649	nini816 2021-9-3 13:16
[讨论] 关于短距离无线通信芯片内部时钟的问题	kadingche111222 2014-12-27	92215	wgej1987 2014-12-29 11:27
[讨论] 现在有公司会发表论文吗？	Veriart 2015-2-21	92099	glace12123 2015-2-25 21:47
[讨论] DDR单拍操作效率	董小三 2015-4-3	92185	董小三 2015-4-14 05:55
[讨论] Verilog缩减运算符的疑问	tianyan_chn 2015-8-21	93488	wangzeyue 2015-8-30 09:22
[讨论] 关于verilog赋值时加延时能不能综合的问题	tianyan_chn 2015-8-22	97166	wangzeyue 2015-8-30 09:16
[讨论] 集成电路设计哪个大学研究生好	白开水水水 2015-11-10	93312	醉逍遥642 2015-11-24 16:24
[讨论] 在Xilinx FPGA中如何使用BRAM代替LUT资源 - [悬赏 1000 信元资产]	naijgnay 2015-12-1	911192	zzj0329 2019-9-10 13:08
[讨论] 关于PCIe的BAR空间	ainolike 2016-4-7	94404	荒漠小草 2017-4-5 10:37
[讨论] ISE，summary报告出现的问题Number of bonded IOBs溢出	xylion 2016-5-16	96632	atlandis 2016-6-21 18:02
[讨论] 遇到时钟频率是30mhz，60mhz仿真怎么办	petrel87 2016-5-19	92183	zombes 2016-6-5 13:28
[讨论] quartusquartus逻辑锁定出现BUG，必须多设置一个LAB才通过？	xylion 2016-6-20	93181	xylion 2016-6-23 14:26
[讨论] 一个sv assertion的写法	zzczx 2016-9-20	92612	AnswerLJ 2016-9-22 19:21

1 ... 6 7 8 91011 12 13 14 ... 56 / 56 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 30093|排名: 11

快速发帖

站长推荐 /2