FPGA内部双口RAM仿真问题

lkk0226 · 发表于 2013-12-15 16:27:52

您需要登录才可以下载或查看，没有账号？注册

x

我用的是xilinx ISE调用modelsim进行仿真，为什么仿真ip核生成的双口RAM时，modelsim启动不起来呢，去掉RAM就能调用，这是什么问题额？？

shiyinjita · 发表于 2013-12-15 21:24:12

回复 1# lkk0226

调用RAM库文件了不?

110500623 · 发表于 2013-12-16 11:54:16

楼主可以把提示的错误贴上来看下。有可能原因是你没有编译库文件。

qc3g09 · 发表于 2013-12-16 20:39:33

肯定是没把RAM 模块 RTL 没source 进去。不是的话得看具体报什么eeror

lkk0226 · 发表于 2013-12-16 21:23:24

哎。谢谢大家了。自学太难了一个小问题困了好几天，刚刚终于解决了就是楼上说的没把BLKMEMDP_V6_3加进去。谢谢大家

lkk0226 · 发表于 2013-12-16 21:42:35

又建了个工程，然后把原工程的代码和测试文件（.v）放在了工程里。没用.xco而是用了生成ip核时的verilog文件，另外该文件里调用了module BLKMEMDP_V6_3();所以又添加了这个文件，然后问题解决了能启动了，虽然不知道这个方法有没有道理但结果毕竟出来了。

baopengfei1989 · 发表于 2013-12-17 18:36:36

很赞！！

zhangbinsniper · 发表于 2013-12-17 22:35:28

You need added Xilinx library into your project. It will be OK

lkk0226 · 发表于 2013-12-19 16:44:14

楼上指的是把xilinx库编译后添加到modelsim吗，这步我做过了。。

edwardk · 发表于 2018-12-19 14:19:58

学习中。。。。

[讨论] FPGA内部双口RAM仿真问题