IC验证讨论今日: 8 |主题: 6536|排名: 75

1 ... 2 3 4 5 678 9 10 11 ... 15 / 15 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] CPU的发展方向	新嘴小王安子 2021-9-28	51782	新嘴小王安子 2021-10-8 09:37
[讨论] formality讨论	zjiankui 2022-3-18	51635	zjiankui 2022-3-18 15:39
[讨论] 大家公司uvm前仿用的多，还是fpga直接黑盒测功能用的多？	erwang 2022-12-6	51011	saipolo 2022-12-13 12:51
[讨论] vcs的Partition Compile是否会影响仿真性能	zhangdeshuai 2023-1-11	51044	高达2020 2023-2-14 13:58
[讨论] VCS可以支持PSL的断言吗？	wangyingwei 2010-2-1	46221	wangyingwei 2010-2-1 19:12
[讨论] 用VCS编译验证模块总是败在开头	systemverilog03 2010-3-13	42705	wangfang221 2010-3-16 21:49
[讨论] 我对这段OVM代码搞不懂？	ZXPING2050 2010-4-4	43039	neptune1983 2010-4-7 21:49
[讨论] 在线讨论分析下电路	TESTSPEC 2010-8-6	43524	fhzscdx 2010-8-10 01:11
[讨论] 求高人指点calibre菜单中DRC,LVS打不开怎么解决？	cl7070 2010-9-3	44538	石头111 2019-7-16 16:03
[讨论] 来个System C的专业问题，呼唤高手	hurricanebomb 2010-11-19	44201	brxue 2010-12-14 17:06
[讨论] formality问题请教	雨打溪风 2011-3-29	46062	fu2006 2011-7-15 15:47
[讨论] system verilog的array的问题, 欢迎来讨论.	loglong 2011-4-8	45708	TommyGG 2011-4-25 22:02
[讨论] 芯片的硬件测试该如何做？	luk4u 2011-5-8	43079	dl9996 2011-5-12 15:54
[讨论] calibre lvs 问题	dragonwell 2011-11-15	42348	kevintso 2011-11-22 03:10
[讨论] 芯片的震动测试及温度稳定性测试	wxwttf 2012-4-17	44817	taotaogou 2012-7-6 07:16
[讨论] 用modelsim6.5D及questa sim 10.0跑systemverilog的相关问题	f_haizao 2012-6-25	42851	q1w2e3p0o9i8 2021-4-6 21:58
[讨论] Incisive Enterprise Simulator(IES)	nikh243t 2012-7-29	45304	ra3d 2015-1-8 07:53
[讨论] 不知道是不是BUG	icyevilion 2012-8-22	42054	argintang 2012-8-22 16:30
[讨论] 后端验证请教	菜鸟ASIC 2013-1-17	47057	小支 2013-8-2 09:31
[讨论] 同样是formal验证 formality 和questa formal 有什么区别？	chenxlchenxl 2013-1-23	45818	squirrel_216 2014-4-15 22:45
[讨论] ssh到一台服务器后无法显示图形界面	open82977352 2013-4-16	42566	open82977352 2013-4-18 07:49
[讨论] 各位大神求助linux里design compiler的使用	艾宁号 2013-9-8	42460	omidi.g.r 2020-5-24 23:21
[讨论] 类当中如何引用模块中的寄存器？	guiwn 2013-10-23	42613	yjcruz 2013-10-28 18:56
[讨论] 讨论一个代码问题，涉及前后端，验证	cihchenlin 2014-1-19	42333	meijingguoyu 2014-1-29 10:38
[讨论] 有没有人觉得uvm的config很丑陋	bearhero2114 2014-1-27	42859	dmq0420 2014-2-17 22:00
[讨论] modelsim 脚本仿真问题，如何让已经编译过的.v不再重新编译	kmmy 2014-6-15	43089	wuchangchun866 2014-9-26 13:56
[讨论] 展讯_芯片封装的协同设计_这个岗位怎么样？	风帆魅影 2014-10-31	43318	shimuzhou 2014-12-5 20:27
[讨论] uvm1.2相比uvm1.1d以及之前版本的改动	tmcb 2015-1-15	45322	ia2ptk 2015-1-21 21:53
[讨论] 为什么IC设计使用的是c-shell而不是bash呢？	ajzcr 2015-3-30	42677	ralphtwtw 2017-4-22 23:50
[讨论] 请教一个混合电路的时序验证问题	muduo 2015-4-20	41937	eagle654321 2015-4-24 09:56
[讨论] UVM 验证中 Pack 和 Unpack 的问题。。。	macrohard 2015-4-22	45353	macrohard 2015-4-23 09:47
[讨论] SystemVerilog中的Transaction要怎么理解	ajzcr 2015-4-28	42833	bearhero2114 2015-5-13 09:27
[讨论] 求教：testbench中的case机制，./simv+case名仿真不同case的实现方法	益达。我的 2015-8-2	42215	zzczx 2015-8-5 06:06
[讨论] 如何评估一个SOC架构的优劣？	lmwzm 2016-3-12	43227	matlinsas 2016-3-17 18:55
[讨论] IC验证入门	生为鸿妍 2016-12-29	42233	elasticss 2016-12-30 09:43

1 ... 2 3 4 5 678 9 10 11 ... 15 / 15 页下一页

IC验证讨论今日: 8 |主题: 6536|排名: 75

快速发帖

站长推荐 /2

IC验证讨论 今日: 8 |主题: 6536|排名: 75

快速发帖

站长推荐 /2

IC验证讨论今日: 8 |主题: 6536|排名: 75