大家公司uvm前仿用的多，还是fpga直接黑盒测功能用的多？

erwang

如题，我们这试了下uvm，感觉太慢了太墨迹了，完全跟不上进度，还是只有fpga能打啊，电路一出来，跑几千个case也就半天的时间，检测出的问题一大堆，uvm能跑个零头都不到，关键写起来还异常麻烦

kk2009

uvm肯定是要的。UVM和FPGA是两个阶段的验证。
如果是第一次弄，肯定非常慢。搭平台就需要费很大的力气。
从你的描述来看，还是找专业的，有经验的验证工程师来干这个活吧。
可重用性是UVM的一个很重要的特性。另外随机测试也是亮点。

erwang

kk2009 发表于 2022-12-7 03:45
uvm肯定是要的。UVM和FPGA是两个阶段的验证。
如果是第一次弄，肯定非常慢。搭平台就需要费很大的力气。
从 ...

我们fpga也用python弄了个自动化框架，核心也是用了“受限随机”的概念，寄存器自动随机设，再也不用费脑筋怎么配了，很方便
我问这个问题的原因，我自己也感觉这样做不够专业，但是我问了其它公司几个同事，他们也都不约而同用fpga做验证，所以很好奇是不是这是个行业惯例，我们做soc，产品周期3-6个月，估计和大厂的东西还是不太一样，所以有这些差别

kk2009

前面已经说了，UVM和FPGA是两个阶段的验证。不是说用UVM就不需要FPGA，或者用FPGA就不需要UVM了。
FPGA的验证，尤其是SOC的FPGA，driver的人更关心。相当于在芯片出去的时候，软件工程师也参与进来了。等芯片回来，基本上一个星期的时间由芯片团队建立起基本的debug方式，跑通一些典型的case，后面软件工程师就可以上了。加快timing to market进程。
而且FPGA上验证怎么收集覆盖率？怎么知道是否测试充分？
UVM构造test case比FPGA更方便。当然UVM验证的速度比FPGA慢，所以才有cadence帕拉丁等验证加速器。
所以说验证工作还是由专业的验证工程师来做。

半机器蔡

在FPGA上定位问题能把人搞吐

saipolo

erwang 发表于 2022-12-8 13:21
我们fpga也用python弄了个自动化框架，核心也是用了“受限随机”的概念，寄存器自动随机设，再也不用费脑 ...

啥soc，产品周期才不到半年？这得多小的soc？用testbench或者说uvm来验证，定位快啊，内部所有信号都可见！而且你们芯片不后仿么？fpga过了就不用后仿了？后仿也是要平台的，后仿的很多仿真模型就是uvm vip，你不基于uvm你咋搞？看来你们的soc还是太简单，太小了。