在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6089|回复: 4

[讨论] formality问题请教

[复制链接]
发表于 2011-3-29 15:33:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做形式验证中有一个命令如下:

set verification_set_undriven_signals 0:X

这句命令的具体含义是什么?
user guide中的解释是:treats undriven pins and nets in the reference design as "0", and those in the implementation design as "X" 。该怎么解释??

为什么加了这个设置命令之后,一些原先Verify fail的最后都pass 了?
发表于 2011-6-17 21:08:07 | 显示全部楼层
不知道
发表于 2011-7-8 13:29:36 | 显示全部楼层
不知道
发表于 2011-7-15 15:47:20 | 显示全部楼层
set verification_set_undriven_signals 0:X
设计中有些没有连接的pins,若其没有驱动的话,formal工具在比较时,由于逻辑锥的起点未驱动,可能会出现fail,ref为1/0,im为0/1; 加上了如上的语句之后,会把该未驱动的pins在逻辑锥的起点上在ref时,force成0,而impl上force成X,则X代表了此时不会去做比较。故可以pass吧。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-14 00:38 , Processed in 0.024550 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表