在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
写一个UART控制器 有啥好的参考手册与资料吗 feitengyu 2008-12-2 62719 jjww97030 2008-12-5 10:38
悬赏 求助!!!为什么我的modelsim6.1b仿真出错了! - [悬赏 10 信元资产] leorun 2008-6-22 43695 jj33567 2008-12-5 00:22
为什么我在MODELSIM里一仿真就没有反应了? rainameko 2008-12-3 33824 jj33567 2008-12-5 00:17
推荐CPLD+单片机开发板。。。 saleslhzk001 2008-12-5 01378 saleslhzk001 2008-12-5 00:08
怎么样在不同频率之间传数 attachment  ...2 leilimoon 2008-11-12 124611 jj33567 2008-12-5 00:08
modelsim问什么装了不能用?高手帮忙 attachment  ...2 ytz963.com 2007-3-14 166862 jj33567 2008-12-5 00:06
请教触发器,急! jianjing526 2008-12-4 02609 jianjing526 2008-12-4 19:46
有没有人设计过32位PCMCIA接口阿 huavxpxp 2008-3-3 13812 wllazy 2008-12-4 18:51
在那可以下载到SDRAM的器件模型以用于仿真? feitengyu 2008-11-28 22310 xt_xm 2008-12-4 16:02
两个FPGA之间的数据通信接口设计 liumeco 2008-11-28 53042 cavalryman 2008-12-4 12:49
Cyclone器件中的PLL使用方法(中文) attachment qiezhenhai 2008-12-4 02097 qiezhenhai 2008-12-4 11:12
analog equalizer picofemto 2008-12-4 02071 picofemto 2008-12-4 10:26
求VHDL 七段数码管译码程序 hjw951 2008-12-3 01951 hjw951 2008-12-3 19:42
求一种SATA反转线的名称!Thanks! zerowel 2008-7-16 13442 sheep_07 2008-12-2 22:36
哪位有并串(串并)转换的IP啊?(本人看过MC100EP445手册) stander 2008-12-2 02354 stander 2008-12-2 10:44
modelsim仿真问题 rong1980 2008-11-29 11778 rong1980 2008-12-1 21:22
静态时序约束如何做? zhouandy 2008-11-28 33285 cyflamingo 2008-12-1 14:04
111 spgto 2008-10-31 72581 spgto 2008-11-29 22:42
讨论一下SOC设计中的架构问题 laiyinhate 2008-11-28 32894 longmingc 2008-11-29 14:24
is this a pipeline design ? sevid 2008-11-22 12278 hpiclab 2008-11-28 22:51
请教如何查找ISE综合时的警告信息 yangrifei 2008-11-26 15323 hpiclab 2008-11-28 22:42
大家来讨论锁相环 zhuoxj 2008-11-27 33848 iwfine 2008-11-28 19:12
谁有ispLEVER的视频教程,请上传啊 yjdnjgg 2008-10-15 12700 dycxin 2008-11-22 16:57
一个关于IIR滤波器的代码(VHDL)仿真问题 williamseu1984 2008-11-20 24340 williamseu1984 2008-11-21 21:27
关于一个触发器综合的问题 zlqiduan 2008-10-29 63344 weva_84 2008-11-21 12:31
高手请帮忙,时钟设计 attachment  ...2 dyl_1988 2008-11-5 104063 lblgcd88 2008-11-21 10:39
verilog程序,敬请高人指点 chaixuzhao 2008-11-19 63498 zhuoyw 2008-11-20 23:07
求verilog例子 zrghost 2008-11-19 32693 zrghost 2008-11-20 18:46
FPGA中如何对布线长度做约束 laubaggio 2008-10-15 83461 xcy20007 2008-11-19 15:02
sd卡最底层的spi时序是怎样的? asyou 2008-6-3 35528 liu-yunfei 2008-11-19 10:25
求助:推荐一些FPGA设计方面的书 guo9322 2008-11-3 52751 enchanter 2008-11-19 09:44
求数字前端/后端用的LIB enchanter 2008-11-19 02180 enchanter 2008-11-19 09:26
xilinx FPGA交流群:61794154 2052 2008-11-18 04541 2052 2008-11-18 17:09
modelsim ae仿真altera的宏模块时用添加库吗? fzfh1219 2008-1-4 33896 hnchentao 2008-11-17 21:59
altera时序仿真 wyn631281 2008-6-26 22940 hnchentao 2008-11-17 21:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 20:47 , Processed in 0.058108 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块