数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31037|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 771 772 773 774775776 777 778 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


关于时序约束的一些问题，谢谢~~~~	ineedpower 2009-1-15	42869	losang 2009-1-19 11:21
请教FPGA联调高手一个小问题，万分感谢！	lanious 2009-1-7	83326	dragonskiller 2009-1-18 14:20
DC以后的文件edif或者edf文件应该怎么得到电路图	xiao198718 2009-1-12	13587	chienw 2009-1-17 21:37
谁知道数据选择器对输入位数有没有限制呢	xiao198718 2009-1-16	13134	chienw 2009-1-17 21:12
用什么工具可以让liux平台上的软件安装在windows平台上？	feitengyu 2009-1-13	23182	xingwaixin 2009-1-17 19:54
请教：如何在ucf文件中插入I/O电平（电源和地）？	keppel7000 2009-1-15	13086	gloryice 2009-1-16 20:37
借人气问一个图像问题（我也是做硬件的）	sylkyo 2009-1-16	02321	sylkyo 2009-1-16 20:05
ISE中怎么不能像quartus一样看状态机的状态信号？	becoll 2009-1-4	34917	crax4ever 2009-1-16 16:19
再次上传一些DDR sdram资料	dragonyoo 2004-8-7	74015	littlebu 2009-1-16 10:43
problem of memory initialization	sevid 2009-1-15	22301	littlebu 2009-1-16 10:40
哪位仁兄给推荐一款超大规模FPGA芯片或开发板？	laodao0304 2008-10-31	34423	dusy 2009-1-15 21:01
请教综合高手，我的DC 图形界面怎么了？？	aidepei 2009-1-15	02992	aidepei 2009-1-15 16:26
求matlab教程和语法资料	xiao198718 2009-1-15	02152	xiao198718 2009-1-15 13:26
关于一个inverter的问题	lover123 2009-1-14	02573	lover123 2009-1-14 10:14
求助matlab语法	xiao198718 2009-1-13	12395	xiao198718 2009-1-13 15:31
Verilog HDL初学者如何能够尽快入行呢	zhgxy28 2009-1-5	52867	dusy 2009-1-12 23:23
关于delay mode的含义。	裴静 2008-12-31	47964	老扁 2009-1-12 18:17
modelsim仿lpm_rom出错，请指点	zhang_44 2007-9-25	35674	lichao_ecjtu 2009-1-12 18:14
Can't resolve multiple constant drivers ...2	dsj11521 2008-5-19	1024209	xuehui869 2009-1-11 19:48
自动检测UART波特率有什么可靠的好方法？	feitengyu 2009-1-5	12852	mgq1985 2009-1-11 15:31
如何设计有效可靠的分频时钟？	feitengyu 2009-1-5	23042	mgq1985 2009-1-11 15:20
我调试CPLD程序的问题，请给位高手指教	lfw403 2009-1-7	43199	sxdfligang 2009-1-11 13:00
求助：for...loop 急切！多谢指点！	haha04358 2008-10-27	32532	usb_geek 2009-1-11 11:42
可重触发数据寻峰VHDL代码（原）	wsj0312 2009-1-9	11686	dazx9987x 2009-1-9 13:11
I2C-Master Core Specification中Transmit register与Receive register应该如何理解？	feitengyu 2008-12-29	34930	jiaoyan8412 2009-1-8 23:51
哪位DX有synplify7.5的crack啊？	z1222499 2004-3-5	12818	xiaowei7001 2009-1-8 19:37
[求助] synplify 7.7.1d crack	seyior 2004-11-16	12708	xiaowei7001 2009-1-8 19:35
请教PLL倍频问题	firefoxwdd 2008-11-21	66401	liulanghan 2009-1-8 11:14
FPGA 的失效模式分析	eric_shu 2008-11-24	35718	liulanghan 2009-1-8 09:13
modelsim 解决system time set back 问题	kanmeimei 2009-1-7	03857	kanmeimei 2009-1-7 22:44
内部的数据地址总线与控制总线如何多模块使用？	feitengyu 2009-1-7	12522	feitengyu 2009-1-7 22:33
Verilog實現電路的編碼的問題？	dante5323 2009-1-7	13997	kan77123 2009-1-7 09:27
ISE无法综合多维数组如何解决？	becoll 2009-1-4	13778	yuanpin318 2009-1-6 14:21
fm_vV-2006.03 下载	520linux 2008-12-24	62324	vwxy708 2009-1-5 22:25
如何将3.3V时钟信号转换成5V时钟信号	orange924 2009-1-4	23924	sun_ic 2009-1-5 02:25

1 ... 771 772 773 774775776 777 778 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31037|排名: 5

快速发帖

浏览过的版块

站长推荐 /2