设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 初级问题：PCIcore（vhdl或verlog写）怎么回事？ ...

返回列表发新帖

查看: 2661|回复: 3

初级问题：PCIcore（vhdl或verlog写）怎么回事？

发表于 2004-7-31 08:50:10 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

用vhdl或verlog写的PCIcore是不是可以直接拿来用啊？它实现的是pci的接口功能吗？？？

相关帖子

回复

使用道具举报

发表于 2004-7-31 13:39:35 | 显示全部楼层

初级问题：PCIcore（vhdl或verlog写）怎么回事？

基本是的，但open的core一般不能直接拿来就用；fpga的core可以用，但很多用户端接口和逻辑还需要你自己去开发。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2004-8-4 16:33:22 | 显示全部楼层

初级问题：PCIcore（vhdl或verlog写）怎么回事？

PCI的功能很多的，范围很广
要看你做的哪个功能的PCI接口
FPGA仿真过的core一般在网上是找不到了，给你也都是网表文件
具体的操作还要自己来写啊

回复支持反对

使用道具举报

发表于 2009-4-29 15:19:40 | 显示全部楼层

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-26 13:31 , Processed in 0.014515 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表