在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
如何综合出一写四读的SRAM单元 daxuelangren 2009-1-3 65784 levin-wu 2009-1-20 10:58
困扰很久的问题 DC后的edif文件如何能得到原理图 xiao198718 2009-1-15 23784 xiao198718 2009-1-20 10:00
计数器溢出问题 yahooszh 2008-11-22 34912 wolfkin 2009-1-19 16:59
关于时序约束的一些问题,谢谢~~~~ ineedpower 2009-1-15 42797 losang 2009-1-19 11:21
请教FPGA联调高手一个小问题,万分感谢! lanious 2009-1-7 83235 dragonskiller 2009-1-18 14:20
DC以后的文件edif或者edf文件应该怎么得到电路图 xiao198718 2009-1-12 13539 chienw 2009-1-17 21:37
谁知道数据选择器对输入位数有没有限制呢 xiao198718 2009-1-16 13066 chienw 2009-1-17 21:12
用什么工具可以让liux平台上的软件安装在windows平台上? feitengyu 2009-1-13 23118 xingwaixin 2009-1-17 19:54
请教:如何在ucf文件中插入I/O电平(电源和地)? keppel7000 2009-1-15 13029 gloryice 2009-1-16 20:37
借人气问一个图像问题(我也是做硬件的) sylkyo 2009-1-16 02250 sylkyo 2009-1-16 20:05
ISE中怎么不能像quartus一样看状态机的状态信号? becoll 2009-1-4 34849 crax4ever 2009-1-16 16:19
再次上传一些DDR sdram资料 dragonyoo 2004-8-7 73939 littlebu 2009-1-16 10:43
problem of memory initialization sevid 2009-1-15 22262 littlebu 2009-1-16 10:40
哪位仁兄给推荐一款超大规模FPGA芯片或开发板? laodao0304 2008-10-31 34350 dusy 2009-1-15 21:01
请教综合高手,我的DC 图形界面怎么了?? aidepei 2009-1-15 02902 aidepei 2009-1-15 16:26
求matlab教程和语法资料 xiao198718 2009-1-15 02136 xiao198718 2009-1-15 13:26
关于一个inverter的问题 lover123 2009-1-14 02508 lover123 2009-1-14 10:14
求助matlab语法 xiao198718 2009-1-13 12328 xiao198718 2009-1-13 15:31
Verilog HDL初学者如何能够尽快入行呢 zhgxy28 2009-1-5 52794 dusy 2009-1-12 23:23
关于delay mode的含义。 裴静 2008-12-31 47828 老扁 2009-1-12 18:17
modelsim仿lpm_rom出错,请指点 zhang_44 2007-9-25 35612 lichao_ecjtu 2009-1-12 18:14
Can't resolve multiple constant drivers  ...2 dsj11521 2008-5-19 1024032 xuehui869 2009-1-11 19:48
自动检测UART波特率有什么可靠的好方法? feitengyu 2009-1-5 12795 mgq1985 2009-1-11 15:31
如何设计有效可靠的分频时钟? feitengyu 2009-1-5 22976 mgq1985 2009-1-11 15:20
我调试CPLD程序的问题,请给位高手指教 attachment lfw403 2009-1-7 43117 sxdfligang 2009-1-11 13:00
求助:for...loop 急切!多谢指点! haha04358 2008-10-27 32459 usb_geek 2009-1-11 11:42
可重触发数据寻峰VHDL代码(原) wsj0312 2009-1-9 11670 dazx9987x 2009-1-9 13:11
I2C-Master Core Specification中Transmit register与Receive register应该如何理解? feitengyu 2008-12-29 34840 jiaoyan8412 2009-1-8 23:51
哪位DX有synplify7.5的crack啊? z1222499 2004-3-5 12789 xiaowei7001 2009-1-8 19:37
[求助] synplify 7.7.1d crack seyior 2004-11-16 12621 xiaowei7001 2009-1-8 19:35
请教PLL倍频问题 firefoxwdd 2008-11-21 66336 liulanghan 2009-1-8 11:14
FPGA 的失效模式分析 eric_shu 2008-11-24 35619 liulanghan 2009-1-8 09:13
modelsim 解决system time set back 问题 kanmeimei 2009-1-7 03818 kanmeimei 2009-1-7 22:44
内部的数据地址总线与控制总线如何多模块使用? feitengyu 2009-1-7 12459 feitengyu 2009-1-7 22:33
Verilog實現電路的編碼的問題? dante5323 2009-1-7 13924 kan77123 2009-1-7 09:27
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-16 00:39 , Processed in 0.064076 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块