EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31204|排名: 17

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 776 777 778 779780781 782 783 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


ISE中怎么不能像quartus一样看状态机的状态信号？	becoll 2009-1-4	35106	crax4ever 2009-1-16 16:19
再次上传一些DDR sdram资料	dragonyoo 2004-8-7	74221	littlebu 2009-1-16 10:43
problem of memory initialization	sevid 2009-1-15	22381	littlebu 2009-1-16 10:40
哪位仁兄给推荐一款超大规模FPGA芯片或开发板？	laodao0304 2008-10-31	34578	dusy 2009-1-15 21:01
请教综合高手，我的DC 图形界面怎么了？？	aidepei 2009-1-15	03224	aidepei 2009-1-15 16:26
求matlab教程和语法资料	xiao198718 2009-1-15	02206	xiao198718 2009-1-15 13:26
关于一个inverter的问题	lover123 2009-1-14	02769	lover123 2009-1-14 10:14
求助matlab语法	xiao198718 2009-1-13	12556	xiao198718 2009-1-13 15:31
Verilog HDL初学者如何能够尽快入行呢	zhgxy28 2009-1-5	53045	dusy 2009-1-12 23:23
关于delay mode的含义。	裴静 2008-12-31	48213	老扁 2009-1-12 18:17
modelsim仿lpm_rom出错，请指点	zhang_44 2007-9-25	35855	lichao_ecjtu 2009-1-12 18:14
Can't resolve multiple constant drivers ...2	dsj11521 2008-5-19	1024613	xuehui869 2009-1-11 19:48
自动检测UART波特率有什么可靠的好方法？	feitengyu 2009-1-5	13000	mgq1985 2009-1-11 15:31
如何设计有效可靠的分频时钟？	feitengyu 2009-1-5	23210	mgq1985 2009-1-11 15:20
我调试CPLD程序的问题，请给位高手指教	lfw403 2009-1-7	43394	sxdfligang 2009-1-11 13:00
求助：for...loop 急切！多谢指点！	haha04358 2008-10-27	32694	usb_geek 2009-1-11 11:42
可重触发数据寻峰VHDL代码（原）	wsj0312 2009-1-9	11787	dazx9987x 2009-1-9 13:11
I2C-Master Core Specification中Transmit register与Receive register应该如何理解？	feitengyu 2008-12-29	35121	jiaoyan8412 2009-1-8 23:51
哪位DX有synplify7.5的crack啊？	z1222499 2004-3-5	12865	xiaowei7001 2009-1-8 19:37
[求助] synplify 7.7.1d crack	seyior 2004-11-16	12894	xiaowei7001 2009-1-8 19:35
请教PLL倍频问题	firefoxwdd 2008-11-21	66619	liulanghan 2009-1-8 11:14
FPGA 的失效模式分析	eric_shu 2008-11-24	35920	liulanghan 2009-1-8 09:13
modelsim 解决system time set back 问题	kanmeimei 2009-1-7	04004	kanmeimei 2009-1-7 22:44
内部的数据地址总线与控制总线如何多模块使用？	feitengyu 2009-1-7	12654	feitengyu 2009-1-7 22:33
Verilog實現電路的編碼的問題？	dante5323 2009-1-7	14219	kan77123 2009-1-7 09:27
ISE无法综合多维数组如何解决？	becoll 2009-1-4	14007	yuanpin318 2009-1-6 14:21
fm_vV-2006.03 下载	520linux 2008-12-24	62517	vwxy708 2009-1-5 22:25
如何将3.3V时钟信号转换成5V时钟信号	orange924 2009-1-4	24162	sun_ic 2009-1-5 02:25
请问经过verilog protect保护的verilog文件如何解密？	fddfhntg 2009-1-4	04256	fddfhntg 2009-1-4 20:25
8051设计小组报名中	spgto 2009-1-2	02619	spgto 2009-1-2 21:18
请教关于高扇出的问题	tory60515 2008-12-3	56932	chentiejian 2009-1-2 20:10
请教怎样安装linux版的DC？	quan228228 2004-8-17	33017	chentiejian 2009-1-2 20:08
新人问的弱智问题~ 路过的给看一下。。。。	go1th 2008-12-1	22490	chentiejian 2009-1-2 20:05
请大家谈谈如何提高传统NAND Flash的读写性能?	jamyce 2008-10-14	36617	chentiejian 2009-1-2 19:48
用quartus和用modelsim仿真出来的东西一样吗 ...2	wjh033 2008-10-11	156511	xlong 2009-1-1 22:54

1 ... 776 777 778 779780781 782 783 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 1 |主题: 31204|排名: 17

快速发帖

浏览过的版块

站长推荐 /1