在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
[资料] 2010 cic synthesis training  ...23456..7 cadance 2010-3-21 6617128 tpungi 2020-1-18 21:51
[资料] 超过10G IEEE_JSSC paper网盘下载链接  ...234 magma2010 2013-8-2 319490 liaolaibniz 2020-1-18 16:53
[资料] 从星座图读数字电视信号失真原因.pdf yzt000000 2010-11-24 93061 coolpeas 2020-1-18 14:12
[求助] ALTERA FPAG 复位信号是高电平好还是低电平好? zsan566 2010-12-16 34732 dryhq 2020-1-17 23:48
[资料] ALTERA fpag选型简介 lsx7057500 2015-1-16 12616 dryhq 2020-1-17 23:47
Xilinx教程,公司培训用——Advance Fpag Implement  ...23456..10 changbvb09 2009-8-17 9520027 dryhq 2020-1-17 23:44
veriloghdl synthesis practical primer  ...23 kevin54 2005-7-12 248059 glace12123 2020-1-17 16:38
[ebook]《数字信号处理》(奥本海姆)  ...234 genghis 2009-10-23 379408 YK168 2020-1-17 15:28
[资料] 求一份比较新的CAN bus 的协议 494693243 2020-1-17 01748 494693243 2020-1-17 11:39
重发:IC经典writing testbench 第二版  ...23456..37 kevin54 2007-10-8 36358462 william19830706 2020-1-17 10:37
[资料] RTL设计的经典之作  ...2 salahy 2013-9-10 177218 william19830706 2020-1-17 10:08
[资料] 分享asic设计资料 summerchang 2012-11-28 82584 徐浩666 2020-1-16 21:45
ASIC 设计教程  ...23 lrp2009 2008-8-24 208019 徐浩666 2020-1-16 21:38
[资料] ISE深度学习(一) lovegiving 2016-3-27 73485 cuihew 2020-1-14 14:37
[资料] FPGA设计指导准则(完整版)  ...234 ykydd@163.com 2014-5-22 3810524 dannymu 2020-1-14 11:07
CMOS 电路中ESD 保护结构的设计  ...23 huafeng0122 2007-11-1 225847 chinest2010 2020-1-14 08:07
[资料] 国产ADC 12位双通1G 感兴趣的朋友可以看看  ...2 qdk12 2016-2-23 166459 chinest2010 2020-1-13 23:13
[资料] 如何仿真IP核(建立modelsim仿真库完整解析) csmxinxin 2015-4-28 52293 gongchengshi 2020-1-12 18:20
设计验证中的随机约束(文章)  ...23 scallion 2009-5-10 237397 gongchengshi 2020-1-11 15:56
state Machine Design Techniques for Verilog and VHDL  ...23456..14 milkcowboy 2007-12-16 13635486 iNostory 2020-1-10 18:36
[资料] Xilinx高速PCB设计介绍  ...2 happsky 2018-9-13 144254 yuguoren 2020-1-10 16:43
硬件描述语言Verilog第四版  ...234 kzhallen 2009-6-24 3763859 清风追马 2020-1-9 20:41
[资料] 15个免费的IP核_1  ...23456 ywkai 2010-3-17 5815878 gongchengshi 2020-1-9 16:14
iT8051 core  ...23 kennhu 2008-5-27 238153 nitheshbk 2020-1-9 14:53
[资料] Verilog经典教程:Verilog_HDL数字设计与综合_夏宇闻译  ...23 yqk39 2013-4-14 215912 yzzhong 2020-1-9 13:51
[资料] DC_lab4:免费中文视频 iNostory 2018-10-18 22031 lmkuo2006 2020-1-9 12:12
[资料] 三篇关于处理器低功耗及物理实现论文 sanluht 2018-10-23 72116 lmkuo2006 2020-1-9 11:49
[资料] DC_lab5免费中文视频讲解 iNostory 2018-10-24 31741 lmkuo2006 2020-1-9 11:48
[求助] 呼唤研究pola码FPGA实现的小伙伴 小明d 2020-1-9 02881 小明d 2020-1-9 10:29
[资料] Berkeley Digital IC Design Reference  ...23 不二先生 2016-3-23 237725 秦时明月sw 2020-1-8 17:02
[资料] Asynchronous & Synchronous Reset Design Techniques  ...2 eetopjpang 2019-3-10 164470 Kidzami 2020-1-8 16:50
[资料] Design Compiler User Guide-2011.PDF 1581689220 2020-1-7 12152 syjuang@123 2020-1-8 08:37
[求助] 请教:synopsys site ID导致DC综合工具不能用  ...2 happy_2009 2010-1-16 1114849 prabakaran_vlsi 2020-1-8 00:14
[资料] 《基于FPGA的可重构计算》(英文版PDF)Synopsys推荐FPGA新书 !!  ...23456..7 hengtze 2010-8-15 6916607 amin2008 2020-1-7 21:57
ASIC、微处理器、总线、ARM、嵌入式设计资料总汇(06年3月新整理)(转贴)  ...234 yoarst 2007-3-26 3912531 haoxchao828 2020-1-7 21:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 22:17 , Processed in 0.043240 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块