设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Signal Integrity-Modeling and Simulation wit ...

1 2 345 / 5 页下一页

返回列表发新帖

楼主: tim_yeh

Digital Signal Integrity-Modeling and Simulation with Interconnects and Package

发表于 2014-10-9 17:55:57 | 显示全部楼层

感謝大大的分享!!!收下來學習學習

回复支持反对

使用道具举报

发表于 2014-10-9 18:00:09 | 显示全部楼层

謝謝啦!!真是好物

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-11-12 23:29:01 | 显示全部楼层

高速情况的传输特性（芯片级别）还值得研究。

回复支持反对

使用道具举报

发表于 2016-2-20 09:08:38 | 显示全部楼层

make money 1

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-2-20 09:09:57 | 显示全部楼层

make money 2

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-2-20 09:11:33 | 显示全部楼层

make money 3

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-2-20 09:12:41 | 显示全部楼层

make money 4

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-2-22 03:02:16 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2016-11-6 13:37:09 | 显示全部楼层

Thank you very much!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2016-11-7 14:16:24 | 显示全部楼层

thanks for your great share !

回复支持反对

使用道具举报

1 2 345 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-14 13:27 , Processed in 0.017171 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表