在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[资料] 清华大学魏少军《数字VLSI系统的高层次综合》课件  ...2345 qn00001 2010-9-8 4213171 buildgates 2020-1-23 20:59
片上系统设计的讲义(中科大) huallin 2009-3-12 73063 buildgates 2020-1-23 20:56
[资料] FPGA开发全攻略(全,分为上下2部)  ...2 329879762 2019-3-25 184175 buildgates 2020-1-23 17:04
[资料] SystemVerilog For Design  ...2 totuwei 2018-10-22 103484 buildgates 2020-1-23 16:05
[资料] lvds设计指南  ...23 zyffpga 2011-4-1 276459 armxing 2020-1-21 17:28
[原创] UART源码(VHDL,结构描述)-ALTERA  ...23 fanyan861110 2011-1-23 299554 fourwave 2020-1-21 14:59
片上系统无线通讯的生产测试书籍 wuyuanfu 2007-11-14 62520 JCWANGZI 2020-1-21 09:42
[资料] 用FPGA实现rs232串口通信verilog源代码  ...23456..17 yangxiangyi 2010-5-24 16338587 gongchengshi 2020-1-20 23:22
RS232 gaochaoant 2008-1-25 22884 gongchengshi 2020-1-20 22:34
串口uart的vhdl,verilog,lattic实现原码,逻辑设计的参考资料  ...23456..11 lizhenxing007 2008-11-6 10426149 gongchengshi 2020-1-20 22:18
DC PT 经典时序约束范例  ...2 cwg540 2009-4-17 125262 martian618 2020-1-20 19:07
[资料] 【Verilog HDL高级数字设计 第2版】[美] Michael D.Ciletti 著 【英文清晰版】  ...234 arlan122 2014-7-1 3410913 ppoogood 2020-1-20 10:53
[资料] 计算机图形学的概念与方法 keenboyee 2011-1-4 63325 andrew_xiao 2020-1-19 16:43
发个帖赚点钱2-Cadence - High Speed Design Solutions (Si,Pi,Emc)  ...2 hfxin2001 2008-6-28 104250 jack_20150410 2020-1-19 13:19
[原创] UVM Basics UVM "Hello World" example  ...2 h9f3 2017-10-19 134111 warewise6836 2020-1-19 09:21
[资料] 2010 cic synthesis training  ...23456..7 cadance 2010-3-21 6617750 tpungi 2020-1-18 21:51
[资料] 超过10G IEEE_JSSC paper网盘下载链接  ...234 magma2010 2013-8-2 319921 liaolaibniz 2020-1-18 16:53
[资料] 从星座图读数字电视信号失真原因.pdf yzt000000 2010-11-24 93196 coolpeas 2020-1-18 14:12
[求助] ALTERA FPAG 复位信号是高电平好还是低电平好? zsan566 2010-12-16 34838 dryhq 2020-1-17 23:48
[资料] ALTERA fpag选型简介 lsx7057500 2015-1-16 12728 dryhq 2020-1-17 23:47
Xilinx教程,公司培训用——Advance Fpag Implement  ...23456..10 changbvb09 2009-8-17 9520817 dryhq 2020-1-17 23:44
veriloghdl synthesis practical primer  ...23 kevin54 2005-7-12 248370 glace12123 2020-1-17 16:38
[ebook]《数字信号处理》(奥本海姆)  ...234 genghis 2009-10-23 379817 YK168 2020-1-17 15:28
[资料] 求一份比较新的CAN bus 的协议 494693243 2020-1-17 01832 494693243 2020-1-17 11:39
重发:IC经典writing testbench 第二版  ...23456..37 kevin54 2007-10-8 36360346 william19830706 2020-1-17 10:37
[资料] RTL设计的经典之作  ...2 salahy 2013-9-10 177486 william19830706 2020-1-17 10:08
[资料] 分享asic设计资料 summerchang 2012-11-28 82705 徐浩666 2020-1-16 21:45
ASIC 设计教程  ...23 lrp2009 2008-8-24 208253 徐浩666 2020-1-16 21:38
[资料] ISE深度学习(一) lovegiving 2016-3-27 73636 cuihew 2020-1-14 14:37
[资料] FPGA设计指导准则(完整版)  ...234 ykydd@163.com 2014-5-22 3811071 dannymu 2020-1-14 11:07
CMOS 电路中ESD 保护结构的设计  ...23 huafeng0122 2007-11-1 226211 chinest2010 2020-1-14 08:07
[资料] 国产ADC 12位双通1G 感兴趣的朋友可以看看  ...2 qdk12 2016-2-23 166819 chinest2010 2020-1-13 23:13
[资料] 如何仿真IP核(建立modelsim仿真库完整解析) csmxinxin 2015-4-28 52426 gongchengshi 2020-1-12 18:20
设计验证中的随机约束(文章)  ...23 scallion 2009-5-10 237721 gongchengshi 2020-1-11 15:56
state Machine Design Techniques for Verilog and VHDL  ...23456..14 milkcowboy 2007-12-16 13636585 iNostory 2020-1-10 18:36
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-30 05:42 , Processed in 0.035432 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块