设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› Analog Layout（版图）› Layout讨论区
收藏本版 (496) |订阅

Layout讨论区 今日: 0|主题: 13195|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[讨论] DRC(Hierarchical)和DRC（Flat）的区别？ attach_img 术道逸风 2018-11-14 59909 15845683379 2024-6-13 09:33
[原创] 面试的一些统计  ...2 Tgate 2024-6-6 122258 jason.aliang 2024-6-12 19:17
[求助] 模拟版图设计证书 ddyyds 2024-6-12 1972 maomao198477 2024-6-12 12:17
[讨论] cadence virtuoso 61版本 ruler layer怎么屏蔽  ...23 lc665008 2016-1-26 209227 AdamKA 2024-6-12 11:19
[求助] 如何用calibre生成通过逻辑运算得到的层(已解决） sophie2125 2014-6-13 53428 巧克力的冬天 2024-6-12 11:17
[求助] m值为多的两端接一起的电阻不能识别是为什么？怎么解决 attach_img tomdayqq 2024-6-7 41046 xiao19900401 2024-6-12 10:55
[求助] Error EXT3 新人帖 attach_img cjl2354 2024-5-6 61329 cjl2354 2024-6-12 10:53
[求助] calibre 命令行 跑 lvs 无法执行。 yangheSDUT 2024-6-11 3946 xiao19900401 2024-6-12 10:14
[原创] 有没有懂lvs的大佬 小黄在线 2024-6-11 11153 小黄在线 2024-6-12 09:50
[原创] 请大家给给意见 新人帖 attach_img  ...2 qq470482134 2024-6-6 102381 此名叫小米 2024-6-12 09:39
[求助] 模拟版图绘制工具咨询 lvdm 2024-6-11 6997 pengxiaocheng 2024-6-12 09:30
[求助] 工艺制作中掩膜版问题 attach_img  ...2 sunny_yangfeng 2015-9-21 167553 lnxmj 2024-6-11 22:16
[求助] Virtuoso打出一组pin label  ...2345 le_levi 2012-8-3 4138526 Machine丶 2024-6-11 21:20
悬赏 [求助] 请问DRC resulet文件中的“0 0 3”是什么意思？ - [已解决] attach_img rensd 2024-6-11 41039 rensd 2024-6-11 18:22
[求助] 能帮忙解释下都代表什么吗 pengxiaocheng 2024-6-11 21200 이지은 2024-6-11 16:40
[求助] 各个厂家drc验证速度差异 新人帖 gywang0714 2024-6-11 1852 pengxiaocheng 2024-6-11 16:24
[求助] 跑XRC遇到layer no mapped to a calibrated layer的问题 新人帖 attach_img  ...2 森林x 2022-2-14 106137 syxd2012 2024-6-11 15:54
[招聘] 【base上海】驻场 长期，面过技术好到年底，先进工艺 霜岭环云 2024-5-9 21545 霜岭环云 2024-6-11 14:39
[招聘] 【招聘】诚招做过12nm以下的工程师，base上海 霜岭环云 2024-5-27 31581 霜岭环云 2024-6-11 14:38
悬赏 [求助] 请问各位大神，如何用skill语言在顶层中抓取下层单元中的某个层次？ 新人帖 - [已解决]  ...2 wux723 2020-1-2 126931 wux723 2024-6-11 13:19
[求助] 海力士器件上的 text label 怎么隐藏 Tomako 2024-6-6 2982 Tomako 2024-6-11 13:10
悬赏 [求助] DRC报错：floating gate - [已解决] attach_img  ...2 其实也没啥事儿 2024-6-4 203038 이지은 2024-6-11 11:10
悬赏 [求助] virtuoso PSUB隔离层设置 - [悬赏 20 信元资产] attach_img  ...2 东木 2024-6-5 172377 이지은 2024-6-11 10:56
[求助] smic40跑starrc遇到的error.via_from and via_to are set to the same layer TV2 for via layer TV2 attach_img 三折三 2022-2-23 33725 zjh2001 2024-6-11 10:53
悬赏 [求助] TSMC18怎么在design rule里查看版图各层之间最小间距的要求 - [悬赏 50 信元资产] attach_img  ...2 YYle 2024-4-2 183944 格拉西缅科 2024-6-11 09:37
[求助] ESD Andyou 2024-6-7 71226 chuchuang 2024-6-10 22:38
悬赏 [求助] 跑lvs的时候报错Instances of different types or subtypes were matched. - [已解决] zzhisyyds 2024-6-7 31226 zzhisyyds 2024-6-9 16:35
[求助] DNW中的NPN三极管 attach_img  ...2 njaiqhbshxhx 2019-9-18 2014557 laoqianwen 2024-6-8 23:32
[求助] could not read source database file 咋整啊？ attach_img  ...2 叶落 2019-10-29 139534 xiaofukang 2024-6-8 13:30
悬赏 [求助] mipt文件如何转化为itf文件 - [已解决] zzhisyyds 2024-4-20 62530 zzhisyyds 2024-6-7 19:34
[求助] 关于pex参数提取warning 新人帖 yly2001 2023-12-1 21536 lanmo. 2024-6-7 18:18
[求助] virtuoso怎么把正在导入的gds终止 大江南北 2024-6-7 3865 大江南北 2024-6-7 17:37
[求助] 重启virtuoso后SKILL绘制的pcell出现一个x的market dddogda 2024-6-5 41047 李幕白 2024-6-7 17:25
[求助] LVS电阻问题 attach_img LLwwwwwww 2024-6-5 51092 C7cgff 2024-6-7 16:52
[求助] 东部drc选项设置 attach_img zaorituixiu 2024-6-6 2974 ZN0001 2024-6-7 16:19
下一页 »
1 ...838485868788899091... 377下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 05:21 , Processed in 0.023315 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块