在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 8 |主题: 6733|排名: 11 

[求助] 请教一个问题 logue 2020-9-29 41598 阿莹的三石 2020-9-30 14:38
[讨论] 数字芯片验证工程师的技能树 半机器蔡 2020-7-6 33208 vulture09 2020-9-30 14:23
[原创] rand bit data[100]如何约随机一位是1剩下的都是0 yd452133823 2020-7-10 83143 vulture09 2020-9-29 17:56
[求助] 请教一个uvm_config_db问题  ...2 kahn01011 2020-7-17 103435 vulture09 2020-9-29 17:34
[求助] ic算法验证  ...2 mica007 2012-2-18 138022 vulture09 2020-9-29 17:24
[求助] uvm应该放在哪一阶段? SH1158605085 2020-8-19 51771 vulture09 2020-9-29 17:17
[求助] rtl宏定义文件怎么使用 attach_img sean_stone 2020-9-8 21765 vulture09 2020-9-29 16:58
[原创] uvm_root学习总结 新人帖 attach_img ryy0609 2020-9-28 44304 ryy0609 2020-9-28 20:19
[原创] 教会您对questasim的深度学习 systemverilog,questasim,tcl学习例子 attachment  ...23456..9 ligang1986718 2013-12-21 8627192 zbh_xue 2020-9-28 10:54
悬赏 [求助] SDIO suspend/resume - [悬赏 2 信元资产] beny75 2020-7-30 22332 vulture09 2020-9-24 17:29
[求助] Spyglass:VHDL这么lint check attach_img anpengfei 2020-9-22 22235 anpengfei 2020-9-22 19:58
[求助] vcs 运行错误 klw02 2018-11-20 25068 wucaidai 2020-9-22 09:32
[求助] 有没有人在搭建uvm平台时候遇到过Segmentation fault报错 新人帖 manyoutian 2019-12-28 62574 年轻的韭菜 2020-9-21 14:32
[求助] bit A[15:0],随机出A[i]=1的个数为5,怎么随机比较好 zuiqiangzhe 2020-9-18 41800 anpengfei 2020-9-18 18:04
[求助] VCS2009+XA2013混仿的问题  ...2 ic小新 2015-2-10 109377 kramerliu 2020-9-17 20:26
[求助] UVM模块验证到系统验证的问题 新人帖 百毒郎君 2020-9-16 01639 百毒郎君 2020-9-16 09:58
[原创] mark今天工作 attach_img agree anpengfei 2020-9-15 02089 anpengfei 2020-9-15 21:36
[求助] 【已解决】starrc问题:internal system error,can not recover attach_img dennisi123 2014-8-18 44496 zhang113 2020-9-15 13:33
[讨论] $mc_mirror 或 hdl_xmr 的作用 诸葛小天 2020-9-14 13233 A1985 2020-9-15 09:31
[求助] systemverilog for 新人帖 gREgoryhU 2020-9-14 11625 诸葛小天 2020-9-15 00:17
[讨论] access+rwc 的作用 诸葛小天 2020-9-10 43217 诸葛小天 2020-9-14 23:51
[求助] DC综合verilog anpengfei 2020-9-12 31535 anpengfei 2020-9-14 10:35
[原创] 求NCverilog软件 Liz6868 2019-11-2 72495 lv6336 2020-9-13 14:52
[求助] pc发送数据给fpga收不到返回数据 attachment lishuxuan 2020-9-12 01379 lishuxuan 2020-9-12 15:53
[求助] verilog/sv为什么要有x这一状态,这一状态有什么意义? zhangjilong 2020-9-8 43092 viviy 2020-9-12 15:27
[求助] VCS后仿报错 anpengfei 2020-9-10 42003 anpengfei 2020-9-11 11:58
[求助] vcs,modelsim,ncverilog能读波形文件作为激励吗 saicom 2020-9-9 32485 saipolo 2020-9-10 19:18
[求助] uvm中进行软件复位和硬件复位的功能覆盖具体怎么收集 851018986 2020-9-4 62328 gaurson 2020-9-8 15:25
[求助] 利用uvm验证方法来验证iscas89基准电路,需要知道电路的功能吗 lqqqqqq 2020-9-5 02187 lqqqqqq 2020-9-5 11:32
[求助] uvm scoreboard 信息比对不对 attach_img zhouyunlu 2020-9-4 42888 789ww 2020-9-4 17:07
[原创] 请问女生做IC验证职业发展怎么样?  ...23 tuzituzituzi 2016-10-18 2613845 StephenChan 2020-9-4 11:54
[原创] UVM中如何等待一个packet的到来 zhouyunlu 2020-9-3 51950 anpengfei 2020-9-4 09:48
[原创] 【VCS】DVE detected a severe runtime error attach_img moyvdu 2020-9-3 02393 moyvdu 2020-9-3 09:04
[求助] Questa10.4e编译sv出错 新人帖 CHEN1119493955 2020-9-1 21390 CHEN1119493955 2020-9-2 18:31
[求助] NC verilog run code coverage not merge attach_img 789ww 2020-9-2 11603 A1985 2020-9-2 15:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 22:50 , Processed in 0.027817 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块