在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: chensong0007

[讨论] 论uvm寄存器模型的重要性。

[复制链接]
发表于 2017-1-17 11:34:11 | 显示全部楼层
回复 60# juzhimin


   不是太清楚你们设计是什么样子的,一般在这种有两种配置应该都会有第三个寄存器,通过这个寄存器选择上面具体使用哪个寄存器(如果我没有理解错的话)。我们通过这个选择寄存器在寄存器模型进行有针对性的随机。   又由于寄存器模型是全局的变量,可以通过外部替换的方式进行改变,也不会影响使用的,可以参考源码,uvm_reg_block是被设成static的表的。
发表于 2017-1-17 20:53:01 | 显示全部楼层
回复 61# 不想起的猪


    对对对,就是你理解的那样,通过第三个寄存器来选择使用哪个寄存器。。你说的那种方法有资料介绍嘛,还是说得去看源码?求助呀。。
发表于 2017-1-18 12:41:33 | 显示全部楼层
回复 62# juzhimin


   寄存器模型支持受约束随机的,网上找找或者张强那本书看看应该都会有介绍。   跟你说的是个人经验而已,具体哪有介绍不是特别清楚。感觉就像solve before一样。
发表于 2021-5-30 08:46:42 | 显示全部楼层
楼主能不能把脚本贴出来,哈哈 !!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:31 , Processed in 0.014398 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表