论uvm寄存器模型的重要性。

chenfengrugao · 发表于 2016-10-16 14:22:24

回复 9# e_epsh

定义成这样有什么好处就不知道了。spec就是这么定的，没有办法改

chensong0007 · 发表于 2016-10-17 09:22:56

回复 11# chenfengrugao
我个人认为这种不定宽长度的寄存器，有两种方式去实现：1，按最大长度的去定义，这样每一个寄存器中的每一byte，就相当一个field;
2，按最小长度比如每一byte，这需要总线支持对每一byte的访问。

你这里显然是不支持多byte寄存器中对单独每一个byte的访问，所以我认为第一种方案是比较合适的。

秦一1994 · 发表于 2016-10-20 15:58:48

一直不太清楚，uvm寄存器前门和后门的区别是什么？

smmaxl · 发表于 2016-10-21 11:27:22

问下楼主，如果要配置一个PHY的话，要等PHY的状态，比较耗时。这种能直接用寄存器模型来是一些PHY模型准备高状态吗？

chensong0007 · 发表于 2016-10-21 13:43:56

回复 14# smmaxl

后门是可以直接设置状态的，可以使某些DUT直接功作在某个状态，而不像前门或者是其它状态跳转，需要大量等待时间

DS_LOGIC · 发表于 2016-10-22 16:06:11

回复 13# 秦一1994

前门是模拟总线来访问的，需要仿真时间，通过地址访问；后门是直接按路径force得到那种的，不需要仿真时间，直接可以读取，使用前要定义好后门路径；

eaglezhang01 · 发表于 2016-11-3 15:07:14

明显是你们验证负责人不懂UVM RAL ,他没用过不知道RAL是有多方便。

chensong0007 · 发表于 2016-11-3 15:37:20

回复 17# eaglezhang01

一定要用RAL吗，自己写个脚本生成怎么样？

juzhimin · 发表于 2016-12-5 19:53:21

回复 1# chensong0007

弱弱的问一句 excel表格生成寄存器模型的脚本怎么做呀？

ltshan · 发表于 2016-12-6 08:31:58

回复 6# chenfengrugao

我想问一下在一个项目中会同时存在单byte，双，三个甚至更多个byte的访问么？在我看来这个跟总线宽度有关系。这里面有对齐的问题。比方说32位cpu，它访问地址方式是四字节对齐方式，比如 base_addr+0, 4, 8, 12, ...每次读取4个byte数据。现在你要它访问地址offset为5开始的4个字节数据，办不到吧？

[讨论] 论uvm寄存器模型的重要性。

站长推荐 /2