在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
收藏本版 (102) |订阅

IC验证讨论 今日: 0|主题: 6734|排名: 13 

[讨论] 请教uvm中uvm_config_db 的set和get问题 zidanemarks 2013-7-26 25941 zidanemarks 2013-7-28 23:27
[求助] debussy使用,出现undefined module的问题 gui1985 2012-10-26 12911 zhjhhhhh 2013-7-27 11:35
[求助] 求助 xing654321 2013-7-25 03362 xing654321 2013-7-25 16:17
[求助] 求助:questasim10.1b安装问题 goalyoung 2013-4-8 31835 liangdy013 2013-7-24 12:23
[求助] 验证中,对memory的访问操作时,backdoor的访问方式, huobaihua 2013-7-24 05805 huobaihua 2013-7-24 10:29
layout xl asd395 2009-6-11 63312 hhs_love 2013-7-22 22:45
[求助] 求 calibre.vim 文件 silicon2000 2013-7-22 02925 silicon2000 2013-7-22 20:44
[求助] veri中的$root问题??! harejavahill 2013-7-22 01772 harejavahill 2013-7-22 15:43
[求助] 哪位大侠知道在modelsim中使用ovm的过程,大概介绍下,谢谢 tracy8152 2013-7-21 01813 tracy8152 2013-7-21 14:55
[求助] 请问,UVM中的port与export可否跨层相连? oscillator_cn1 2013-7-18 22135 tbb2009 2013-7-21 12:11
[求助] 请教各位大侠,为什么用ius92生成fsdb波形报告如下错误,如何解决,谢谢! aspire201314 2013-7-20 18926 aspire201314 2013-7-20 11:03
[讨论] 只做验证好找工作么?  ...23456 wangfang221 2010-3-22 5818333 liusong62 2013-7-15 17:53
[求助] 求助:UVM中如何实现两种接口与driver共存? oscillator_cn1 2013-7-11 63599 oscillator_cn1 2013-7-15 17:17
[求助] 有谁可以提供synopsys的VCS和cadence的IES的区别文档啊! hjfhl 2013-2-19 12179 see01995 2013-7-15 10:44
encounter 里nanoroute中Insert Diodes中的Diode Cell Name应该填什么? attachment cwg540 2009-5-11 12868 edayz 2013-7-14 12:12
[求助] 请教system中在一个文件中如何引用另一个文件中定义的类 zuiqiangzhe 2013-6-28 42678 nativeda 2013-7-13 22:32
[求助] Applied Reliability - Paul A. Tobias, David C. Trindade kernacs 2013-7-13 02021 kernacs 2013-7-13 09:04
[求助] 请教大家一个关于 modelsim 继续仿真的问题 duanli112 2013-7-10 19370 xmouse 2013-7-10 22:18
[求助] Questa Sim 仿真是突然退出的问题 xmouse 2013-7-10 03591 xmouse 2013-7-10 22:17
[资料] 新人求教 sv文件中可以兼容verilog语句吗? Tristan90 2013-6-28 23270 punkchang 2013-7-10 15:22
请教一个断言验证的问题 zjiner 2009-4-16 73879 liubin1222 2013-7-8 18:18
[原创] 有人做specman的吗??? smmaxl 2013-6-26 35021 smmaxl 2013-7-7 10:24
[求助] VCS批量跑测试用例卡主问题 mrforever 2013-6-27 38258 gata8848 2013-7-6 23:33
[求助] System verilog 中DPI接口部分一个函数有个地方没看懂 7598865 2011-10-25 33801 liunf0618 2013-7-4 08:46
[原创] J750如何定义下面CLK的波形! attach_img hacker888 2013-3-2 12364 Josh_wei 2013-7-2 10:45
[求助] DC warning lack of compatible library cells qing_icefire 2013-6-26 12694 A1985 2013-7-1 09:40
[求助] 问一个验证时信号检测的问题 stoneWe 2013-6-25 23095 caicaixuehua 2013-6-28 16:51
[求助] 询问做芯片封装的公司 xfchen100 2013-3-15 11952 贝壳 2013-6-28 11:14
[求助] 深圳的IC数字前端公司有哪些?? yhm_liang 2013-4-23 12099 贝壳 2013-6-28 11:06
[原创] 【求助】vcs 为什么增量编译总是有问题-Mlib,-Mdir roceda 2013-6-27 04069 roceda 2013-6-27 00:21
[求助] 芯片静态功耗随温度线性增加有哪些可能原因? attach_img ldsh3342 2013-6-26 02930 ldsh3342 2013-6-26 17:04
[求助] 关于FPGA设计验证的问题 lifeman001 2013-6-3 42009 newnewsitter 2013-6-24 00:29
[求助] 关于DC综合速度太慢的讨论 orinoflow 2013-6-20 27150 newnewsitter 2013-6-24 00:21
[求助] 菜鸟求助~~LEC 问题 Civil86 2013-4-19 25710 Civil86 2013-6-20 11:04
[求助] 用vcs仿真vmm的具体操作流程有没有大侠总结好的? 苦寻爱 2012-9-19 42221 cxbtiger 2013-6-18 23:25
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 01:43 , Processed in 0.032439 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块