在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4862|回复: 2

[求助] 如何看写的systemverilog代码中写的covergroup覆盖率(在modelsim中)

[复制链接]
发表于 2013-7-2 11:03:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在modelsim10中写的system verilog代码,写了covergroup,怎么在仿真中查看覆盖率报告?求大家指导
发表于 2013-7-8 18:11:19 | 显示全部楼层
你可以通过view -> coverage -> covergroups 来看当前仿真中的覆盖率报告。
如果你需要看regression 结果(大量testcase仿真结果),你需要采用vcover merge方法去merge coverage,然后打开cocverage UCDB数据,采用view -> coverage -> coverage的方法或者用更高级的view -> Verification Management -> Broswer来查看。
发表于 2013-12-21 11:30:56 | 显示全部楼层
coverage report -file report.txt -byfile -detail -all -dump -fecanalysis -metricanalysis -option -assert -directive -cvg -codeAll
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 10:35 , Processed in 0.022447 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表