在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2019|回复: 1

[求助] 用ncverilog做仿真,关于latch的问题

[复制链接]
发表于 2013-12-24 11:34:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
wave.JPG
上面是一个latch的波形,D和GN都是同时翻转
GN=1锁存,GN=0,QN=~D
现在问题出在GN从0变1的地方,D和GN是同时翻转
QN应该保持0才对,但仿真出来的结果是跳变到1
我用vcs和modelsim做过,QN都是保持0的,但用ncverilog却会跳到1
不知道ncverilog是不是有什么选项可以使这个情况能和其他仿真软件一致
 楼主| 发表于 2013-12-24 13:26:50 | 显示全部楼层
补充一下,这是用tmax生成的test pattern做仿真时遇到的情况
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 12:34 , Processed in 0.016086 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表