在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2014-8-4 16:28:59 | 显示全部楼层
GOOD DATA...
发表于 2014-8-4 22:06:33 | 显示全部楼层
先看看
发表于 2014-10-1 11:12:10 | 显示全部楼层
好东西
发表于 2015-1-27 11:14:06 | 显示全部楼层
很详细的一本书。一共540页  可以好好研究一下了
发表于 2015-1-27 11:41:32 | 显示全部楼层
xuexile
发表于 2015-1-27 13:09:33 | 显示全部楼层
收录在手。先下载在学习
发表于 2015-1-27 20:29:48 | 显示全部楼层
I have downloaded the book. It is very nice.
发表于 2015-4-28 22:49:09 | 显示全部楼层
好东西,看看
发表于 2015-7-30 21:25:25 | 显示全部楼层
好资料啊,感谢楼主分享
发表于 2015-8-27 14:28:26 | 显示全部楼层
回复 1# winever

学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-26 12:30 , Processed in 0.030194 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表