你是用VHDL还是用Verilog HDL？

junjun8959 · 发表于 2019-5-7 17:35:09

30多了，現在開始發Verilog，原有C基礎。

lzhtqwh · 发表于 2019-5-11 15:51:36

我觉得VERILOG好用

suisuisi · 发表于 2019-5-24 17:31:56

Verilog好上手，所以我用VHDL

cykablyat · 发表于 2019-5-31 16:50:09

verilog易于学习，用途广泛

a056433j · 发表于 2019-5-31 18:59:28

Verilog好上手

number110011 · 发表于 2019-6-9 00:23:11

国内Verilog 比较多好上手比较简单对初学者

aaron_shiu · 发表于 2019-6-18 13:21:31

感覺都可以

sutaotao2001 · 发表于 2019-6-19 06:47:53

Verilog 是Cadence的东西

RotaryEngine · 发表于 2019-6-25 12:08:51

verilog比VHDL更具有靈活性

zoe0615 · 发表于 2019-7-4 16:53:51

now SystemVerilog and SystemC.

[统计] 你是用VHDL还是用Verilog HDL？