在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9917|回复: 4

[求助] 时序约束的问题:异步路径的约束,set_max_delay或set_data_check ?

[复制链接]
发表于 2013-7-3 10:07:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计内的不同时钟域之间基本上都是异步的,但是上头要求谨慎考虑,一定不能写asynchronous group或者false,这样,基本上所有的异步路径都会报violated,
起先的方案是,给违反的路径写了max_delay,这样后端做的时候也不会完全没参考

但是现在又提出来,要写成data-to-data的check

我想问一下
写data-to-data检查是否必要?(我需要的只是指定路径延时)
相对set_max_delay来说,是否更优,一般什么状况下会要用data to data check的设置?

谢谢,急求
 楼主| 发表于 2013-7-3 11:23:08 | 显示全部楼层
谁帮忙看看
发表于 2013-7-6 21:28:33 | 显示全部楼层
ASIC里一般用set_data_check或者虚拟时钟,Altera里有个神一样的约束set_max_skew可以解决这个问题。

Xilinx节哀。。。
 楼主| 发表于 2013-7-12 09:53:16 | 显示全部楼层
回复 3# Timme


    virtual clock不是只能用于 input/output delay的参考吗 ?
发表于 2023-10-14 00:00:32 | 显示全部楼层
kankan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 05:49 , Processed in 0.021370 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表