在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7103|回复: 11

[求助] 在实际设计中时序约束参数如何设置?

[复制链接]
发表于 2013-6-13 21:11:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
从altera的TimeQuest开始了解到时序约束,先后也看了TimeQuest cookbook及user guide,也看了相关时序方面的书:Static Timing Analysis for Nanometer Designs、Constraining Designs for Synthesis and Timing Analysis……所以了解了时序约束相关的基本概念……    但是还是很疑惑,每次设计也就约束下时钟频率什么的……跪求大神给点指导,像那些delay等参数,都是怎么计算出来的?要对所有寄存器电路什么的进行时序分析么?至今一头雾水……
发表于 2013-6-13 21:21:26 | 显示全部楼层
input delay是已知条件,取决于片外输入信号的特性。output delay是对综合结果的要求,就是你希望输出数据比时钟延时多少。
 楼主| 发表于 2013-6-14 08:04:40 | 显示全部楼层
回复 2# Timme

5555,现在对这个都没概念……都不知道已知参数及自己想要的参数是几多……
发表于 2013-6-14 10:00:11 | 显示全部楼层
回复 3# yucaoxilin


   可以baidu两篇相关文档先看看,看能否帮助认知

1“TimeQuest就一定要搞定
2“TimeQuest
 楼主| 发表于 2013-6-14 10:05:53 | 显示全部楼层
本帖最后由 yucaoxilin 于 2013-6-14 10:13 编辑

回复 4# yadog


谢谢回答~TimeQuest就一定要搞定看过,另外一个没看过……还是觉得TimeQuest User Guide (By: Ryan Scoville)写的稍好一点儿……也看过几本关于时序约束的英文书,了解相关时序分析及约束的几本理论……But I have difficulties in deciding the values to be used.
发表于 2013-6-14 10:22:02 | 显示全部楼层
http://www.altera.com/customertraining/webex/SourceSynchTiming/player.html
看一下这个你就差不多了解了,Altera官方教程。
 楼主| 发表于 2013-6-14 10:32:57 | 显示全部楼层
回复 6# neoitachi


  谢谢版主帮助!我貌似看过一个官方教学视频……我就是不懂这些参数从哪里来……比如:

output delay

output delay


input delay

input delay



这些红色的参数都是怎么设定的?
还有个疑惑的地方:如何确定要分析的模块?
 楼主| 发表于 2013-6-14 10:34:35 | 显示全部楼层
回复 4# yadog


  才发现原来是版主~~谢谢版主的热心帮助!小女子是个菜鸟,只能来论坛上乱问了……
 楼主| 发表于 2013-6-14 11:12:07 | 显示全部楼层
回复 9# chen851112

恩,一针见血,是缺乏实践……因为研究生期间,都是一个人摸索这个,比较困难……哎……
发表于 2013-6-14 11:19:06 | 显示全部楼层
我也搞不懂这个
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:37 , Processed in 0.039572 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表